数字系统设计与VHDL10 VHDL数字电路的仿真.ppt

《数字系统设计与VHDL10 VHDL数字电路的仿真.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第10章VHDL数字电路的仿真10.1VHDL仿真概述仿真（Simulation）也称为模拟，是对所设计电路的功能的验证，设计者可以对整个系统或者各个模块进行仿真，即用计算机软件验证功能是否正确，各个部分的时序是否准确和符合要求。如果仿真时发现问题可以随时修改，从而避免设计的错误。高级的仿真软件还可对设计的性能进行评估。越大规模的设计越需要进行仿真，否则设计的正确性无从得到验证，可以说仿真是VHDL数字电路设计不可或缺的重要部分。目前，基于FPGA/CPLD的设计越来越复杂，设计的仿真验证比从前显得更加重要。在一个使用IP核的百万级SOC（片上系统）设计中，花费在仿真验证上的时间将占整个设计

2、周期的70%以上，测试平台的代码数量将占整个设计代码总量的80%左右。10.1VHDL仿真概述仿真的分类：功能仿真不考虑信号时延特性的仿真，称为功能仿真，又叫前仿真。时序仿真时序仿真又称为后仿真，它是在选择了对应的FPGA器件并完成了布局布线后进行的包含时延特性的仿真。10.2VHDL测试平台10.2VHDL测试平台10.2.1用VHDL描述仿真激励信号【例10.1】复位信号ENTITYreset_signalISENDENTITY;ARCHITECTUREarchOFreset_signalISSIGNALreset:BIT;BEGINreset<='0','1'AFTER50ns,'0'

3、AFTER100ns;ENDarch;10.2VHDL测试平台【例10.2】占空比50%的时钟信号ENTITYclk_signalISENDENTITY;ARCHITECTUREarchOFclk_signalISSIGNALclk:BIT;BEGINclk<=NOTclkAFTER40ns;ENDarch;10.2VHDL测试平台【例10.3】占空比为1/3时钟信号LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYclk_geneISENDclk_gene;ARCHITECTUREoneOFclk_geneISSIGNALclk:STD_LOGIC;

4、CONSTANTclk_period:TIME:=30ns;BEGINPROCESSBEGINclk<='1';WAITFORclk_period/3;clk<='0';WAITFOR2*clk_period/3;ENDPROCESS;ENDone;10.2VHDL测试平台【例10.4】一般的激励信号的例子LIBRARYIEEE;USEIEEE.std_logic_1164.all;ENTITYgeneral_signalISENDgeneral_signal;ARCHITECTUREarchOFgeneral_signalISSIGNALtest_in:STD_LOGIC_VECTOR(2

5、DOWNTO0);PROCESSBEGINtest_in<="000";WAITFOR200ns;test_in<="001";WAITFOR200ns;test_in<="010";WAITFOR200ns;test_in<="011";WAITFOR200ns;test_in<="100";WAITFOR200ns;test_in<="101";WAITFOR200ns;test_in<="110";WAITFOR200ns;test_in<="111";WAITFOR200ns;ENDPROCESS;ENDarch;10.2VHDL测试平台【例10.5】周期脉冲信号LIBRARYIEE

6、E;USEIEEE.std_logic_1164.all;ENTITYwave_gen1ISPORT(clk:INBIT);ENDwave_gen1;ARCHITECTUREarchOFwave_gen1ISBEGINPROCESSVARIABLEcount:INTEGERRANGE0TO7;BEGINWAITUNTIL(clk'EVENTANDclk='1');CASEcountISWHEN0=>wave<='0';WHEN1=>wave<='1';WHEN2=>wave<='0';WHEN3=>wave<='1';WHEN4=>wave<='1';WHEN5=>wave<='1';WHE

7、N6=>wave<='0';WHEN7=>wave<='0';ENDCASE;count:=count+1;ENDPROCESS;ENDarch;10.2VHDL测试平台10.2.2用TEXTIO进行仿真1．TEXTIO文件产生激励的方法TEXTIO提供了VHDL仿真时与磁盘文件的交互。在验证一个VHDL设计时，可以将所有的输入保存在一个文本文件中，将计算的结果保存在另外的文件中。在VHDL仿真时，可以直接读