vhdl与数字电路设计new

vhdl与数字电路设计new

ID:18582431

大小:48.50 KB

页数:8页

时间:2018-09-19

vhdl与数字电路设计new_第1页
vhdl与数字电路设计new_第2页
vhdl与数字电路设计new_第3页
vhdl与数字电路设计new_第4页
vhdl与数字电路设计new_第5页
资源描述:

《vhdl与数字电路设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、本文由风中思念7贡献pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT,或下载源文件到本机查看。一、概述VHDL与数字电路设计一、概述二、VHDL语言三、用VHDL设计逻辑电路传统数字电路设计方法EDA设计方法PLD器件设计流程文本设计输入—VHDL程序设计数字电子技术的基本知识回顾组合逻辑电路编码器、译码器、数据选择器、加法器、数值比较器等传统设计方法传统的设计方法是基于中小规模集成电路器件进行设计(如74系列及其改进系列、CC4000系列、74HC系列等都属于通用型数字集成电路),而且是采用自底向上进行设计:(1)首先确定可用的元器件;(2)

2、根据这些器件进行逻辑设计,完成各模块;(3)将各模块进行连接,最后形成系统;(4)而后经调试、测量观察整个系统是否达到规定的性能指标。时序逻辑电路同步时序逻辑电路异步时序逻辑电路寄存器、移位寄存器、计数器、序列信号发生器EDA设计方法EDA(ElectronicsDesignAutomation)即电子设计自动化技术,是利用计算机工作平台,从事电子系统和电路设计的一项技术。EDA技术为电子系统设计带来了这样的变化:(1)设计效率提高,设计周期缩短;(2)设计质量提高;(3)设计成本降低;(4)能更充分地发挥设计人员的创造性;(5)设计成果的重用性大大提高

3、,省去了不必要的重复劳动。自顶向下的设计方法数字电路的EDA设计是基于PLD进行设计的,支持自顶向下的设计方法:(1)首先从系统设计入手,在顶层进行功能划分和结构设计;(2)然后再逐级设计底层的结构;(3)并在系统级采用仿真手段验证设计的正确性;(4)最后完成整个系统的设计,实现从设计、仿真、测试一体化。传统设计方法vsEDA设计方法传统设计方法自底向上手动设计软硬件分离原理图设计方式系统功能固定不易仿真难测试修改模块难移植共享设计周期长PLD器件设计流程(1)PLD开发系统包括硬件和软件两部分。硬件部分:计算机、下载电缆或编程器;微机DOWNLOADS

4、oftware(下载软件)DOWNLOADCablePLD器件(下载电缆)系统电路板或开发板EDA设计方法自顶向上自动设计打破软硬件屏障原理图、HDL等设计方式系统功能易改易仿真易测试修改模块可移植共享设计周期短软件部分:集成开发系统。Altera公司:MaxplusⅡ、QuartusⅡXilinx公司:Foundation、ISELattice公司:SynarioSystem、ispEXPERTSystem(2)PLD设计流程编辑(设计输入)将所设计的电路的逻辑功能按照开发系统要求的形式表达出来的过程。通常,设计输入有如下三种方式:(1)原理图输入方式

5、适用于对系统及各部分电路很熟悉的场合。(2)硬件描述语言输入方式硬件描述语言是用文本方式描述设计,硬件描述语言有ABEL、AHDL、VHDL、Verilog等,其中VHDL和Verilog已成为IEEE标准。(3)波形输入方式逻辑综合(编译)将电路的VHDL高级语言转换成低级的、可与PLD器件的基本结构相映射的电路网表文件。C、ASM…程序软件程序编译器COMPILER(A)软件语言设计目标流程(a)CPU指令/数据代码:0100101000101100适配(结构综合)将由综合器产生的描述电路连接关系的网表文件配置于制定的目标器件中,如PLD器件中,使之

6、产生最终的下载文件。底层器件配置逻辑分割逻辑优化逻辑布局布线VHDL/VERILOG程序硬件描述语言综合器COMPILERSYNTHESIZER(B)硬件语言设计目标流程(b)JDQQK为ASIC设计提供的电路网表文件仿真(设计校验)功能仿真直接对HDL、原理图描述或其他描述形式的逻辑功能进行测试模拟,以了解其实现的功能是否满足原设计要求的过程。功能仿真过程不涉及任何具体器件模拟测试。编程下载将适配后生成的下载或配置文件,通过编码器或编程电缆下载到可编程逻辑器件中,来定义内部模块的逻辑功能以及它们的相互连接关系。时序仿真接近真实器件运行特性的仿真。仿真文

7、件中包含器件硬件特性参数,必须来自针对具体器件的综合器与适配器,其产生的仿真网表文件中包含了精确的硬件延迟信息。时序仿真是自动设计技术最优秀的特性和最重要的硬件调试工具之一。两种编程方式:编程器下载电缆硬件测试将含有整个设计系统的PLD的硬件系统进行统一测试,以便最终在硬件环境中验证设计项目实际工作情况,以便排除错误,改进设计。二、VHDL语言VHDL简介VHDL基本结构基本数据类型基本语句VHDL简介1、VHDL的背景①传统数字电路设计方法不适合设计大规模的系统。工程师不容易理解原理图设计的功能。②众多软件公司开发研制了具有自己特色的电路硬件描述语言(

8、HardwareDescriptionLanguage,HDL),存在着很大的差

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。