Allegro Layout注意事项

Allegro Layout注意事项

ID:39464423

大小:44.50 KB

页数:4页

时间:2019-07-03

Allegro Layout注意事项_第1页
Allegro Layout注意事项_第2页
Allegro Layout注意事项_第3页
Allegro Layout注意事项_第4页
资源描述:

《Allegro Layout注意事项》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、Allegrolayout注意事项AllegroLayout注意事项:一、导入结构图,网络表。根据要求画出限制区域ROUTEKEEPIN,PACKAGEKEEPIN,(一般为OUTLINE内缩40mil),PACKAGEKEEPOTU,ROUTEKEEPOUT(螺絲孔至少外扩20mils);晶振,电感等特殊器件的MOAT区。二、布局,摆元器件。设置W/S走线规则三、画出板边ANTIETCH,在ROUTEKEEPIN之内每一层画20MIL的环板GNDShape(电源层Shape板边比GND层内缩40MIL)四、布线1、特

2、殊信号走线:泛指CLOCK、LAN、AUDIO等信号(此区块的处理请一次性完成,不要留杂线)A、进出CHIP(集成电路芯片)的TRACE要干净平顺B、进出Connector时要每一颗EMI零件顺序走过C、Connector的零件区内走线,Placement净空(只出不进)2、高速信号走线:泛指FSB、DDR、等信号A、表层走线尽量短,绕等长时以内层为主。B、走线需注意不可跨PLANE,不可进入大电流的电感、MOS区及其它电路区块(MOAT)C、走高速线区块时,顺手把附近的杂线,POWER、GNDVIA引出D、请看Gui

3、deline处理走线(避免设置时的失误)3、BGA走线注意事项:A、BGA走线一律往外走(如需内翻时请先告知),走线预留十字电源通道。BGA中以区块走线的方式,非其本身的信号不要进入。B、当BGA的TRACE在经过特殊信号处理,及BUS线处理等过程后整个BGA已完成2/3的走线时,可将剩余的所有TRACE引出BGA,以完成BGA区域处理。C、BGA走线清完后,请CHECK于GNDPLANE的BGA区,CHECKPLANE是否过于破碎、导通不足,请调整OK4、CLK信号走线:A、CLK信号必须用规定的层面和线宽走线、长度

4、符合要求,走线时应少打VIA(一个网络信号一般不多于2个)、少换层,不能跨PLANEB、CLK信号输出先接Damping电阻(阻抗匹配),再接电容(滤除噪声),再由电容接出C、CLK线要尽量远离板边(>300MIL),应避免在SLOT槽、BGA等重要组件中走线D、CLKGenerator下方要净空,下方通常每层会铺GNDSHAPE,并打GNDVIA,CLKGenerator的GNDPIN可以内引接到SHAPE上,5、SHAPE注意事项:A、板上大电流信号的SHAPE(例如:+VBAT、+VAC_IN、、、等),此为进入

5、板内的主电源,线宽要足够大,请尽量保持SHAPE宽度,如有其它信号在上面打VIA,注意VIA方向,不要使SHAPE在VOID后过于破碎,影响信号导通。B、CHECKVCCPLAN时注意SHAPE被隔断或不足、VIA被隔开,及PIN造成两端SHAPE短路状况6、线宽参考:A、所有电源组,线宽约20~40MIL,所有*REF*信号、电流、电压FEEDBACK信号约W=12~20MIL,其它区域电源电路,控制信号约W=15~20MILB、POWER区、AUDIO区电路未设线宽的信号约W=10~12MIL,C、AUDIO、CR

6、T、USB、CLOCK、耗电量约W=40MIL;CARD4/47/18/2021Allegrolayout注意事项BUS、LAN、LVDS、IDE、CDROM耗电量约W=60~80MIL;若共享主线时,线宽加倍7、当TRACE有包GND时,要在GNDTRACE上不等距加GNDVIA,但此VIA不可与其它GND信号共用五、后置检查1、重叠零件CHECK,零限高是否有元件摆入,结构是否有对准。(布局完成后CHECK)2板子MARK点,零件光学定位孔是否OK3、图中的线必须走完、等长必须完成,图中可改的DRC必须改(包括同信

7、号DRC)4、VIA不能打在PIN上,要完全落在SHAPE中,多余VIA和线段要杀掉5、走线不能有锐角及直角,较为明显多余的折角要修、小折角应尽量拉大,PIN内折角应拉出6、VIA不能将PLANE层割断,不能落在Anti线上。也不能使SHAPE没有良好的导通性7、金手指组件的引线在与PIN距离大于40MIL后,方可有折角或打VIA8、信号是否离螺丝孔或邮票孔太近,至少20mils的ROUTEKEEPOUT9、MODEM,AUDIO,CLK,晶振(xtal),电感,MOS区是否有其它线穿入,非AUDIO信号线勿走进AUD

8、_AGND区10、重要信号是否有跨PLANE,走线层shape和shape距离10mils以上,多余的SHAPEVOID是否都有删除11、板中电源线宽是否足够,走线相邻层是否重叠12、多余VIA、多余ShapeCheck,VIA&PIN内折角Check13、板边的GndShape碰到CONN的GndPin要分开,碰到螺孔的Gnd時

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。