layout 注意事项以减少emc问题

layout 注意事项以减少emc问题

ID:13275447

大小:46.00 KB

页数:6页

时间:2018-07-21

layout 注意事项以减少emc问题_第1页
layout 注意事项以减少emc问题_第2页
layout 注意事项以减少emc问题_第3页
layout 注意事项以减少emc问题_第4页
layout 注意事项以减少emc问题_第5页
资源描述:

《layout 注意事项以减少emc问题》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、layout注意事項以減少EMC問題元件的放置PCB佈局之前應先注意將元件放置(placement)在適當的位置,一方面需考慮電路板外部接線端子的位置,另一方面也需考慮不同性質的電路應予以適當的區隔。低階類比、高速數位以及雜訊電路(繼電器、高電流開關等等)應加以分隔以降低子系統間的耦合。當放置元件時,應同時考慮子系統電路間的內部電路繞線,特別是時序及震盪電路。為了去除EMI的潛在問題,應該系統化的檢查元件放置與線路佈局,返覆檢視及修正佈線一直到確定所有的EMI風險降低到最低為止,簡而言之,事先的防範是將低EMI干擾問題的首要原則。下圖說明將不同性質電路的區隔概念。         將PCB上

2、不同性質的電路予以隔離數位電路的雜訊與佈線類比電路的雜訊通常來自於電路板的外部,然而數位電路的雜訊則往往由內部產生,因此如何降低內部雜訊是數位電路板佈線的首要考量因素。在MCU為主的系統中最敏感的信號是時序、重置和中斷線路,震盪器在開機時尤為敏感。千萬不要將這些線路與高電流開關線路平行,如此易於被電磁交互耦合信號破壞。此效應容易破壞MCU經由中斷碼的執行,引起非預期的重置或中斷。時序信號受到干擾,將造成失相(losephase)使整個系統失去同步,由於MCU的執行是依據適當的時鐘脈波,因此不要期望它們能在EMI的干擾下恢復正常操作。震盪器或陶瓷共振時鐘是一種RF電路,必須繞線以減少它的發射位

3、準及敏感性。圖15以一個震盪器或陶瓷共振器與DIP包裝的例子來說明,儘量將震盪電路的配置靠近MCU,若是震盪器或陶瓷共振器的本體很長,就放在PCB之下並將包裝接地。如果震盪器在PCB之外,就將MCU放在離PCB連接器的附近,不然,就將MCU儘量擺近震盪器以縮短繞線距離。震盪線路的地線應該連接元件可能使用最短繞線的接地腳位,電源和接地腳應該直接繞線到PCB的電源部分。圖16說明PCB挈b的?/FONT>I/O接地與I/O電纜線的解耦電容佈線方式。類比電路的雜訊與佈線低階信號(low-levelsignal)容易受到數位信號的干擾;如果類比和數位信號必須混雜,要確定彼此的線路相交成90度角,這

4、將會降低交互耦合(crosscoupling)的效應。如果類比電路的signalreference未與數位線路隔離的話,類比-數位轉換器的訊號會受到嚴重的干擾,因此不可將數位電源和接地直接輸入類比-數位轉換器的signalF電容來濾波。mreference線路。這些腳位應直接繞線自母板的電源端之參考電壓,此電壓參考腳位應用lK歐姆的電阻和l.0Clock電路:ClockGenerator和其相關文件,分佈導線為PCB產生之幅射之重要來源。Clock電路區是定義為包括振器和其buffer,drivers,及相關元件(包含主元件及被動元件)之實體區域。而clock電路放在機板的中央位置或是PCB

5、之金屬銅柱接地點,而不要放在邊緣或是靠近I/O的區域。如果clock要離開板子到附屬卡上,或是排線,或其它週邊等,則將clock電遠離內部連線,直接在連接器處對clocktrace作terminated。Clocktrace要成點對點的幅射狀。在連接器端對clock作termonated。可提供一適切之終端,而不會使clocktrace因未適當開路變成一單極天線,因而提升信號的品質。除了對clocktrace有適當的終瑞外,同時也加強對RF的壓制,避免耦合至其它的敏感電路。將振器和晶體直接安裝在PCB板上,不要使用socket。Socket會增加接腳長度之電感,並使得幅射和耦合路徑增多,造成

6、RF電流及諧波幅射或耦合至內部或外部的環境中。3W法則有些訊號,尤其是固定週期的時脈訊號,帶有強烈的高頻成分。當它與其他信號線太靠近時,會將這些已達RF頻率的能量傳到其他的信號上,帶來EMI的困擾。尤其若是被感染的信號線接往I/O的連接頭時,這個問題就更加嚴重。這個問題其實就是前一節所提的隔線干擾。對EMI而言,通常要求信號線中心對信號線中心的距離,維持3倍信號線寬度的距離,稱為3W法則。3W法則可保持70%的電場不互相干擾。若要達到98%的電場不互相干擾,可使用10W的間距。接地的方式:一個電子設備的設計關鍵即在於具有強韌的與可靠的電源系統,而接地佈局尤為其中關鍵。事實上,接地可視為所有好

7、的PCB設計的基礎。大部分的EMI問題皆可藉由良好的接地來解決。良好的接地方式是最經濟有效的方式。在PCB的設計上可使用二種接地方式。但是接地方式的選擇是看產品應用而定。在應用多點接地,切不可混用單點接地,除非有(isolation)式是依功能區分之子系統。訊號接地的種類有二: 1.單點接地  2.多點接地單點接地:單點接地又分為串接單點接地和並接單點接地。從雜訊的觀點來看,串接單點接地是最差的接地方法。(因

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。