微机原理第5章80868088CPU总线操作与时序

微机原理第5章80868088CPU总线操作与时序

ID:39253011

大小:3.69 MB

页数:45页

时间:2019-06-28

微机原理第5章80868088CPU总线操作与时序_第1页
微机原理第5章80868088CPU总线操作与时序_第2页
微机原理第5章80868088CPU总线操作与时序_第3页
微机原理第5章80868088CPU总线操作与时序_第4页
微机原理第5章80868088CPU总线操作与时序_第5页
资源描述:

《微机原理第5章80868088CPU总线操作与时序》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、课程教学单元第1章微型计算机基础知识第2章80X86/Pentium微处理器内部结构第3章指令系统第4章汇编语言程序设计第5章8086/8088CPU的总线操作与时序第6章微型计算机系统结构第7章半导体存储器第8章输入输出接口技术第9章中断与DMA技术第10章定时与计数技术第11章并行接口与串行接口第12章人机交互接口第13章模拟量输入输出接口第5章教学内容§5.1总线概念一、总线定义二、总线标准三、总线等级§5.28086/8088引脚及功能§5.38086/8088支持的芯片及最大/最小系统§5.4CPU时序重点:总线、时序,最大/最小系统组

2、成难点:各引脚使用方法,时序间的关系§5.1总线BUS概念二、总线标准:在总线连接和传输信息时应该遵循的协议和规范。包括:时钟、结构、电气、机械、协议、仲裁规范等。一、总线定义:微机中各模块、各设备间传输信息的一组公用信号线。三、总线等级(按照总线位置分)(1)片内总线(芯片级)(2)片间总线(元件级、局部总线)(3)内总线(板级、系统总线)(4)外总线(设备级、通信总线)(1)片内总线:CPU内部各功能单元间的公用信号线(2)片间总线:CPU与其它芯片间的公用信号线(3)内总线-PC总线:微机内部各模块间的公用信号线。(3)内总线-ISA总线:

3、微机内部各模块间公用信号线(3)内总线-PCI总线:微机内部各模块间公用信号线(4)外总线:微机系统与其它电子系统间公用信号线常见外总线RS232USBIEEE-488SCSICAN第5章教学内容§5.1总线概念§5.28086/8088引脚及功能一、概述二、8086管脚分类(一)地址数据线(二)地址状态线(三)控制总线(1)-(17)(四)单CPU模式管脚说明(五)多CPU模式引脚说明三、8088管脚功能§5.38086/8088支持的芯片及最大/最小系统§5.4CPU时序一、概述8086、8088为40条引脚,DIP封装典型工作模式:最小系统

4、模式系统中只有8086一个处理器,所有的控制信号都是由8086CPU产生。最大系统模式系统中可包含一个以上的处理器,如协处理器8087。系统规模比较大时,系统控制信号不由8086直接产生,而通过与8086配套的总线控制器形成。*DMA方式管脚分析内容:信号流向:输入、输出、双向管脚状态:0、1、高阻(悬空)8086808780888086、8087、8088各芯片外型及8086管脚分布二、8086管脚分类电源线:3根VCC,GND地址总线:20根AD0-AD15,A16-A19,数据总线:AD0-AD15,;控制总线:17根M/IO,WR,RD,

5、HOLD,DEN,HLDA,INTR,INTA,DT/R,READY,RESET,,ALE,BHETEST,CLK,NMI,MN/MX01020304050607080910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLD

6、A(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086(一)地址/数据总线:①AD0~AD15②双向、三态③分时复用:T1:输出低16位地址T2-T4:作为16bit数据线④在DMA方式时浮空01020304050607080910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD

7、0NMIINTRCLKGNDVCC(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086(二)地址/状态总线:①A19/S6~A16/S3②输出、三态③分时复用:T1输出高4位地址A19-A16T2-T4输出状态信号S6-S3S6=0S5可屏蔽中断允许S4S3选择当前段寄存器④在DMA方式处于浮空00ES01SS10CS11DS010

8、20304050607080910111213141516171819204039383736353433323130292827262

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。