数电期末试题

《数电期末试题》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、—学年第学期课程名称数字电子技术试卷类型A考试形式闭卷考试时间100分钟命题人年月日使用班级教研室主任年月日教学院长年月日姓名班级　学号题号一二三四五六七八总分总分2020151530100得分一、选择题（共10小题，每题2分，共计20分）1.已知逻辑变量A、B、F的波形图如下图所示，F与A、B的逻辑关系是()。A.F=ABB.C.F=A⊙BD.F=A+B2.在利用卡诺图进行逻辑表达式化简时，8个最小项合并成一项时可以消去几个变量()。A.8个B.2个C.3个D.n个3.下面四个选项中，错误的是()。A.B.A+AB=1C.D.4.在何种输入

2、情况下，“与非”运算的结果是逻辑0。(d)A．全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是15.下图是由分立的半导体二极管以及电阻组成的一个门电路，它实现是哪一种门电路(a)。A.与门B.或门C.非门D.同或门6.在下列逻辑电路中，不属于组合逻辑电路的是(d)。A.译码器B.编码器C.全加器D.计数器7.数据选择器的功能是(c)。《数字电子技术》试卷第6页共6页A.将一路输入送至多路输出B.将输入二进制代码转换为特定信息输出C.从多路输入选择一路输出D.考虑低位进位的加法8.在时钟脉冲操作下，凡是具有置0、置1功能的电路，都叫做

3、（）。A.JK型触发器B.D型触发器C.T型触发器D.T’型触发器9.要实现,JK触发器的J、K取值应为(D)。A．J=0，K=0B.J=0，K=1C.J=1，K=0D.J=1，K=110.模为64的二进制计数器，它由()个触发器构成。A.64B.6C.8D.32二、填空题（共10小题，每题2分，共计20分）1.数字信号的0和1常采用高低电平表示，如果采用正逻辑，则用表示1，用表示0。2.十进制数(56)10转换为二进制数为_________，它的8421BCD码为________________。3.对于n个变量，构成最小项的个数为____

4、____个，标准与或表达式的每一个乘积项是由组成。4.三态门具有三个输出状态，分别是高、低电平和状态；单稳态触发器有稳态和二种状态。5.对于二进制译码器，如果输入变量的个数是4个，则输出变量的个数是；对于数据选择器，如果输入信号是8个，则地址选择控制信号的个数是。6.加法器分为半加器和全加器，其中半加器的半加和和半加进位的表达式分别是和。7.触发器接收输入信号之前的状态叫做，用表示。触发器接收输入信号之后的状态叫做，用表示。8.边沿JK触发器的特性方程是，边沿D触发器的特性方式是。9.JK型时钟触发器具有四种功能，分别是保持、、、翻转。10.

5、按照计数时是递增还是递减分，计数器可分为计数器、计数器和可逆计数器。三、证明、化简题（共3小题，每题5分，共计15分）1.证明：。2.用图形法将下列函数化简成为最简与或式：Y（A,B,C,D）＝Σm《数字电子技术》试卷第6页共6页（0，1，8，9，10，11）。1.用图形法将下列函数化简成为最简与或式：Y(A,B,C,D)=∑m(2,4,6,8)+∑d(10,11,12,13,14,15)（∑d为约束项之和）。四、分析题（共3小题，每题5分，共计15分）1.设主从JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K

6、的波形图如下图，画出输出Q的波形图。2.分析下图所示的时序逻辑电路：《数字电子技术》试卷第6页共6页要求：①写出电路的驱动方程；②写出电路的状态方程；③写出电路的输出方程。3.分析下图所示电路，画出其状态图，并指出是几进制计数器。（其中74LS163是十六进制计数器，它具有同步置数和同步清零功能。）五、设计题（共3小题，每题10分，共计30分）《数字电子技术》试卷第6页共6页1.用与非门设计一个组合逻辑电路，其输入是4位二进制数，当该数大于9（10）时输出为1，否则输出为0。要求：①写出真值表；②画出卡诺图；③画出组合逻辑电路。2.用集成二进

7、制译码器（74LS138，集成3线：8线译码器，芯片的逻辑功能示意图如下图所示）和与非门实现逻辑函数，选择合适的电路，画出连线图。《数字电子技术》试卷第6页共6页3.利用74LS161（芯片的逻辑功能示意图如下图所示）的异步清零功能实现一个十进制计数器，画出连线图。（其中74LS161是十六进制计数器，它具有同步置数和异步清零功能。）《数字电子技术》试卷第6页共6页