数电期末复习

《数电期末复习》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2009数电期末复习v8.1.3由集成单稳态触发器74121组成的延时电路及输入波形如图题所示。(1)计算输出脉宽的变化范围；(2)解释为什么使用电位器时要串接一个电阻。vv图为一通过可变电阻RW实现占空比调节的多谐振荡器，图中RW=RW1+RW2，试分析电路的工作原理，求振荡频率f和占空比q的表达式。v图为一通过可变电阻RW实现占空比调节的多谐振荡器，图中RW=RW1+RW2，试分析电路的工作原理，求振荡频率f和占空比q的表达式。Page图为一心律失常报警电路，图中vI是经过放大后的心电信号，其幅值vIm=4V。v（1）对应vI分别画出图中vo1、vo2、vo三

2、点的电压波形；v（2）说明电路的组成及工作原理vv电路的组成及工作原理：v第一级555定时器构成施密特触发器，将心律信号整形为脉冲信号；第二级555定时器构成可重复触发的单稳态触发器，也称为失落脉冲捡出电路。当心律正常时，Vo1的频率较高，周期较短，使得VC不能充电至2/3Vcc，所以Vo2始终为高电平，Vo始终为低电平，发光二极管D1亮，D2不亮，表示心律正常；当心律异常时，脉冲间隔拉大，Vo1的的周期加长，可使VC充电至2/3Vcc，Vo2变为低电平，Vo变为高电平，发光二极管D2亮，D1不亮，表示心律失常。v某存储器具有6条地址线和8条双向数据线，存储容量有

3、多少位？v指出64K×1存储系统至少需要几条地址线和数据线v设存储器的起始地址全为0，试指出2K×1存储系统的最高地址为多少？v用16×4位EPROM实现下列各逻辑函数，画出存储矩阵的连线图。vv16×4位EPROM有四个地址输入端和四个数据输出端，可以实现四输入变量、四输出变量的逻辑函数。v1.将逻辑函数展开为ABCD四变量逻辑函数的最小项表达式：画出存储矩阵的连线图：ABCD四输入变量由EPROM的地址端输入，Y1Y2Y3Y4四输出变量由EPROM的数据输出端引出。EPROM的与门阵列是固定的，或门阵列是可编程的，根据以上各式对或门阵列编程：表达式中包含的最小

4、项，在或门阵列相应的位置上画点，否则不画。vMCM6264是MOTOROLA公司生产的8k×8位SRAM，该芯片采用28脚塑料双列直插式封装，单电源＋5V供电。图题7.5给出了该芯片的管脚排列图和逻辑功能表，图中A0～A12为地址输入，DQ0～DQ7为数据输入/输出，W为写允许，E1、E2为片选，NC为空引脚。v试用MCM6264SRAM芯片设计一个16k×16位的存储器系统，画出其逻辑图。v解：一片MCM6264的存储容量是8k×8位，要求扩展为16k×16位的存储器系统。可见，位数需扩大两倍，字数也需扩大两倍。v首先，将两片6264相并（A0～A12、W、G、

5、E1、E2分别相并），每片6264有8个数据输入/输出端DQ0～DQ7，两片合并则有16个端：DQ0～DQ15。这样，由两片6264扩展得到8k×16位的存储器。v若要使字数扩大两倍，可以对两组8k×16位存储器的E1、E2加适当的控制，并将其它端分别相并，即可扩展为16k×16位的存储器系统。其中，DQ0～DQ15是它的16条数据输入/输出线，A0～A13为14条地址输入线，W为写允许，G为读允许。扩展的存储器系统如图所示。v电路如图所示，已知CP和A、B的波形，试画出Q1和Q2的波形。设触发器的初始状态均为0。v电路如图所示，已知CP和A、B的波形，试画出Q1

6、和Q2的波形。设触发器的初始状态均为0。v试分析图所示时序逻辑电路，列出状态表，画出状态图和波形图。v解：图所示电路属于同步时序逻辑电路，其中Q1Q0是触发器的输出状态，X、Y分别是电路的输入和输出信号。分析过程如下：v1.写出各逻辑方程：v驱动方程：J0=K0=1J1=K1=将驱动方程代入JK触发器的特性方程，得：v次态方程：v输出方程：v2.列出状态表如表所示。v3.画出状态图及波形图如图所示。v4.逻辑功能分析v由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从00→01→10

7、→11→00循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从11→10→01→00→11循环变化。所以该电路是一个可控的进制计数器，其中Z是进位信号输出端。v4.逻辑功能分析v由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从11→10→01→00→11循环变化。所以该电路是一个可控的进制计数器，其中Z是进位信号输出端。分析如图电路，写出它的

8、激励方程组