触发器数字电路技术基础清华大学出版社

《触发器数字电路技术基础清华大学出版社》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《数字电子技术基础》电子课件郑州大学电子信息工程学院Monday,September20,2021第四章触发器4.1概述一、用于记忆一位二进制信号1.有两个能自行保持的稳定状态0态或1态2.根据输入信号可以置成0或1二、分类1.按电路结构（基本，同步，主从，边沿）2.按控制方式和逻辑功能（RS,JK,D,T）3.按存储数据的原理（静态，动态）4.2基本RS触发器4.2.1与非门构成的基本RS触发器电路结构及工作原理1.当时，触发器处于保持状态。2.当、，无论触发器其现态为何值，都置1。3.当、，无论触发器其现态为何值，都置0。4.当

2、时，则有，此既非0态也非1态。逻辑功能描述【例4.2.1】已知和的波形图如图4.2.4所示，试画出基本RS触发器输出端的波形（假设初态为0）。或非门构成的基本RS触发器4.2.2同步RS触发器一、电路结构与工作原理电平触发方式中的空翻现象【例4.2.2】已知电路结构如图4.2.6（a）所示的同步RS触发器输入信号波形如图4.2.8所示，试画出和端的波形。假设触发器的初始状态为0。二、同步触发器的其他接法1．带异步置位、复位端的同步RS触发器2．D型锁存器4.3主从结构触发器一、电路结构与工作原理提高可靠性，要求每个CP周期输出状态只

3、能改变1次【例4.3.1】已知主从RS触发器的输入信号、和时钟信号波形，试画出端和端的波形。假设初态。解：画出两端波形如图4.3.2所示。由图可见，在期间，虽然主触发器因和的变化而多次翻转，但从触发器只在信号的下降沿翻转一次，没有空翻。主从SRJKQQQ’Q’CP主从JK触发器希望在的条件下，触发器的次态也是确定的主从SRJKQQQ’Q’CP(5)列出真值表XXXX00000011100110110100011011011110XXXX0000001110011011010001101101*1111*主从SRJKQQQ’Q’CP二

4、、主从结构触发器的动作特点主从SRJKQQQ’Q’CP【例4.3.2】已知主从JK触发器的J、K输入信号波形，试画出J、K端波形。（假设Q的初始状态为0）五、集成主从JK触发器图示为集成主从JK触发器74H72的逻辑电路和逻辑符号。4.4边沿触发器为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CP的下降沿（或上升沿）到时的输入信号状态，与在此前、后输入的状态没有关系。用CMOS传输门的边沿触发器维持阻塞触发器用门电路tpd的边沿触发器。。。4.4.1维持阻塞结构边沿触发器一、电路结构及工作原理二、集成维持阻塞D触发器常用的

5、集成维持阻塞触发器有7474（T1074）、74H74（T2074）、74S74（T3074）和74LS74（T4074）等，这四种触发器均为双触发器。它们具有相同的逻辑功能，具有相同的片脚排列。其特性表如表4.4.1所示。【例4.4.1】已知双D触发器7474的、、及D端波形，其初始状态为。试画出输出端的波形。解：4.4.2利用传输延迟时间的边沿触发器一、电路结构及工作原理二、集成边沿JK触发器常用集成下降沿双JK触发器有74S112（T3112）和74LS112（T4112）等。它们的逻辑功能、片脚排列及逻辑符号完全相同。4.4

6、.3CMOS主从结构的边沿触发器二、CMOS主从JK边沿触发器4.5触发器的主要参数（略）4.6不同类型触发器之间的转换