数字电路基础_触发器ppt课件.ppt

《数字电路基础_触发器ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章触发器门电路是组合逻辑电路的基本逻辑单元；触发器是时序逻辑电路的基本逻辑单元，同时也是最简单的时序电路。数字系统中，不仅要对二值信号进行算术和逻辑运算，还要将这些信号和运算结果保存起来，触发器就是用于存储一位二值信号。5.1概述触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。触发器分类方法很多：按触发方式：按电路结构：按功能：电平触发主从触发（脉冲触发）边沿触发基本RS同步主从边沿RSD

2、JKT‘T注意：各种分类之间无必然关系触发方式决定何时翻转；输入信号决定如何翻转。5.2基本RS触发器电路组成和逻辑符号信号输入端，低电平有效。信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态，工作原理RSQ010①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。10100110RSQ010②R=1、S=0时：由于S=0，不论原来Q为0还是

3、1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。1011110③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。RSQ01010111不变001100？④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出

4、现这种情况，这就是基本RS触发器的约束条件。RSQ01010111不变00不定特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式状态图描述触发器的状态转换关系及转换条件的图形称为状态图01×1/1×/10/01/①当触发器处在0状态，即Qn=0时，若输入信号＝01或11，触发器仍为0状态；②当触发器处在1状态，即Qn=1时，若输入信号＝1

5、0或11，触发器仍为1状态；RSRS若＝10，触发器就会翻转成为1状态。RS若＝01，触发器就会翻转成为0状态。RS/RS波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字

6、电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。基本RS触发器还有用或非门组成的。（高电平有效）1、同步RS触发器Q3Q4CP＝0时，R=S=1，触发器保持原来状态不变。CP＝1时，工作情况与基本RS触发器相同。高电平有效5.3电平触发的触发器特性表特性方程CP=1期间有效主要特点波形图（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，

7、否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变D触发器同步触发器存在什么问题？空翻同步触发器是采用电平触发方式，所谓触发方式即触发器在时钟脉冲（CP）的什么阶段才能接受输入控制信号，从而改变状态（翻转）。5.4脉冲触发的触发器5.4脉冲触发的触发器提高可靠性，要求每个CLK周期输出状态只能改变1次边沿触发器的电路结构、动作特点提高触发器的工作可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP下降沿或上升沿到达时刻输入信号的状态，而在此之前和之后输入状态的变化对触发器的状态没有影

8、响。动作特点：触发器的次态仅取决于CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在此之前或以后，输入信号的变化对触发器的状态没有影响。优点：这种动作特点有效地提高了触发器电路的抗干扰能力，从而提高了电路的工作可靠性。与主从JK触发器的区别在于对CP的要求不同5.5边沿触发的触发器1、JK触发器CP下降沿有效在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0