最新数字电路触发器PPT课件.ppt

最新数字电路触发器PPT课件.ppt

ID:62137308

大小:2.70 MB

页数:116页

时间:2021-04-18

最新数字电路触发器PPT课件.ppt_第1页
最新数字电路触发器PPT课件.ppt_第2页
最新数字电路触发器PPT课件.ppt_第3页
最新数字电路触发器PPT课件.ppt_第4页
最新数字电路触发器PPT课件.ppt_第5页
资源描述:

《最新数字电路触发器PPT课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字电路触发器时序逻辑电路(简称时序电路)----任何时刻电路的输出状态不仅取决于这一时刻的输入,还与原来状态有关(即电路具有记忆功能),具有这种特征的电路~。基本单元电路----触发器特点:(1)时序电路基本单元电路是触发器(记忆单元、存储元件)。(2)有从输出反馈到输入的回路。(1)触发器由基本门电路组成,有一个或多个输入端,两个互补输出端,分别用和表示。触发器特点:(2)具有两个能自行保持的稳定状态(0态、1态),分别表示二进制数码0和1(是一个只有0和1两种工作状态的双稳态电路);(3)根据不同的输入信号,两个稳

2、定状态可以相互转换。输入信号即使消失后,已转换的稳定状态可长期保持,直到有新的输入信号到来,触发器才可能改变状态。(4)通常把输入信号作用之前的状态称为现态,记作,而把输入信号作用之后的状态称为次态,记作。(3)工作波形图功能说明000001XX不稳定状态00110111置111000100置011110101保持(记忆、存储)设初始状态为1态StRttt1t2t3t4t7t8t5t6(4)动作特点tQt基本RS触发器缺陷:输入信号有约束限制;抗干扰能力差;且不能实施多个触发器的同步工作。QQ按照一定时间间隔重复出现的控

3、制脉冲串,称为时钟脉冲,常以CP(ClockPulse)表示。7.2.2同步RS触发器同步触发器分:同步RS触发器、同步D触发器、同步JK触发器受时钟信号控制的触发器统称为时钟触发器(状态改变与时钟脉冲同步,又称为同步触发器)。时钟控制信号输入信号触发器状态变化现态一电路结构与工作原理★1.同步RS触发器(1)电路结构基本RS触发器输入控制电路+CP=0,G3、G4截止,基本RS触发器保持原状态不变,即同步RS触发器状态保持不变。0(2)工作原理说明00××××0101保持原状态不变11000 00101触发器保持原状态

4、1101010100触发器置0与S相同1110100111触发器置1与S相同111 11 101××触发器状态不定CP1CP=1,G3、G4开启,同步RS触发器状态随输入信号而变换。同步RS触发器有SR=0约束条件当CP=0,输入信号不能控制触发器状态,同步RS触发器状态保持不变;在CP=1全部时间里时,同步RS触发器状态才由输入信号控制。(3)动作特点直接置0端(异步复位端、异步置0端)直接置1端(异步置位端、异步置1端)(4)存在问题空翻现象---同步触发器在一个时钟脉冲CP作用下,随输入信号变化,发生多次翻转的现象

5、。输入信号仍存在SR=0约束;改善抗干扰能力差的问题,CP=0期间触发器状态保持不变可起到抗输入信号受干扰情况;能实现同步翻转问题。相比于基本RS触发器一主从RS触发器7.2.3主从触发器两个同样的同步RS触发器串联组成(1)电路结构CP=1时,主触发器开启,主触发器状态Q’按同步触发器由输入信号R、S决定;从触发器关闭,主触发器状态不会送到被封锁的从触发器,从触发器保持原状态不变。(1)接受输入信号过程(2)工作原理CP由1负跳变到0(产生下降沿信号)CP=0,主触发器被封锁,输入端R、S不能影响主触发器状态,状态不再

6、改变;从触发器开启,主触发器把刚才在CP=1时存入的状态送到从触发器,即从触发器Qn+1=Q’n+1从触发器状态发生变化。(2)输出信号过程CPSR说明×××××0101触发器保持原状态不变0  00  00101触发器保持原状态不变0  10  10100触发器置01  01  00111触发器置11  11  101××触发器状态不定Qn+1=Qn+1’脉冲触发的触发器主从RS触发器逻辑符号逻辑符号中“┐”表“延迟输出”,表示从触发器输出状态是主触发器的输出延迟。小圆圈表示触发器状态输出状态的变换发生在CP下降沿到来

7、时。异步复位端、异步置位端,低电平有效。输入信号仍需遵守约束条件RS=0状态转换分两步进行:第一步:接受信号。CP=1期间,输入信号变化决定主触发器状态;从触发器被封锁,保持原状态不变。第二步:输出信号。CP下降沿到来时,主触发器被封锁,不受输入信号影响,保持原态;从触发器按照主触发器状态翻转。(3)动作特点例:根据输入画输出波形。CP=1期间,输入信号R、S不发生变化时,主从触发器状态只在时钟脉冲下降沿到来时触发,只根据下降沿处的输入信号决定触发器状态即可。其余时刻触发器都保持原态。(1)电路结构二主从JK触发器>(2

8、)工作原理★当CP=1,主触发器开启,状态随输入信号J、K和触发器原来状态Qn翻转;从触发器被封锁,不接收主触发器送出的信号,输出状态保持不变。分析JK输入与触发器输出Q之间的关系:★当时,主触发器被封锁,状态保持不变;从触发器接收刚才CP下降沿来临时主触发器输出信号,并一直保持直到下一个CP下降来临时。CPJK说明

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。