基于两步式结构的12bit高速低功耗逐次逼近型adc研究

《基于两步式结构的12bit高速低功耗逐次逼近型adc研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、矣击种成Ａ爹ＵＮＥＣＨＮＬＹＯＩＶＥＲＳＩＴＹＯＦＥＬＥＣＴＲＯＮＩＣＳＣＩＥＮＣＥ凸ＮＤＴＯＯＧＦＣＨＩＮＡ专业学位硕±学位论文ＭＡＳＴＥＲＴＨＥＳＩＳＦＯＲＰＲＯＦＥＳＳＩＯＮＡＬＤＥＧＲＥＥｍ论文题目基于两步式结构的１２ｂｉｔ离速低功耗逐次逼近型ＡＤＣ研究Ｉ专业学位类别工程硕±学号２０１３２２０３０１３６作者姓名蒋佳君指导教师乎奇教授巧｜‘｜＇；在：独创性声明本人声明所呈交的学位论文是本

2、人在导师指导下进行的硏究工作及取得的研究成果。据我所知，除了文中特别加ｙ标注和致谢的地方夕ｈ，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示谢意。作者签名襄曰斯矣月／；；年日＿奈化论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部口或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权电子科

3、技大学可＾＾＞１将学位论文的全部或部分内容编入有关数据库进行检索，可１＾１采用影印、缩印或扫描等复制手段保存、汇编学位论文。（保密的学位论文在解密后应遵守此规定）／作者签名；禹佑衰＿＿＿导师签名；＾日期：年＾月ｆ日）分类号密级注1UDC学位论文基于两步式结构的12bit高速低功耗逐次逼近型ADC研究（题名和副题名）蒋佳君（作者姓名）指导教师于奇教授电子科技大学成都（姓名、职称、单位名称）申请学位级别硕士专业学位类别工程硕士工程领域名称集成电路工程提交论文日期2016.03.18论文答辩日期

4、2016.05.10学位授予单位和日期电子科技大学2016年06月答辩委员会主席评阅人注1：注明《国际十进分类法UDC》的类号。RESEARCHOFA12BITHIGH-SPEEDLOW-POWERSARADCBASEDONATWO-STEPSTRUCTUREAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MasterofEngineeringAuthor:JiangJiajunAdvisor:Prof.YuQiSc

5、hool:SchoolofMicroelectronicsandSolid-StateElectronics摘要摘要随着通信行业、信息技术、工程智能化的飞速发展，模数转换器（ADC）作为打通数据采集、处理、反馈等产业的关键模块，要求其具有高速度、高精度、低功耗的性能。在此发展趋势下，一些传统架构ADC难以满足更高性能要求的缺点则相应地暴露出来。因此，通过对传统结构ADC以及新型的混合型ADC的优缺点分析研究，本文采用55nmCMOS工艺，设计了一款工作在1.2V电源电压下，12位50MS/s基于两步式结构的高速低功耗逐次逼近

6、型模数转换器（SARADC）。首先，针对SARADC功耗进行分析和研究，从SARADC的电容阵列（DAC）、比较器、数字逻辑三部分功耗中提出了可以更加优化比较器的功耗。若采用传统SARADC的结构实现高采样速率50MS/s高精度12bitADC，则比较器消耗的功耗在其DAC、比较器、数字逻辑三部分消耗的功耗中占据大部分。因为传统高精度比较器采用前置预放大器加锁存器的结构，在高速响应中前置预放大器的电流非常大。对此本文提出了采用粗精两个比较器的理论，在高位量化中采用低功耗的粗比较器，在低位量化中采用高功耗的精比较器。其次，针对

7、SARADC速度进行分析和研究，DAC电容建立时间制约SARADC的速度，从而提出了采用目前研究热门混合型两步式ADC（two-stepADC）。然而目前高速低功耗的两步式ADC一般为Pipeline+SAR结构，存在电路结构复杂，需要数字后台校正等缺点。对此本文提出了采用两个粗精SARADC的两步式结构，其中粗SARADC的电容阵列进行了分段使得高位电容值减小达到高速，并采用分时建立的方式对精SARADC的电容阵列进行建立，此方式是本文核心技术。再次，针对本文两步式ADC结构进行Matlab建模验证其行为正确性。在Matl

8、ab建模验证中加入SARADC的非理想因素，针对非理想因素对ADC性能的影响，提出了电路中采用冗余电容校正、权重校正电容，失调电压自校正等解决方案。最后，基于55nmCMOS工艺完成各个关键单元电路以及整体基于两步式ADC的性能仿真验证。为了更好地与实际结果相符，在仿真过程中对关键电路以及