基于均衡化算法的12bit高速低功耗pipeline adc研究

基于均衡化算法的12bit高速低功耗pipeline adc研究

ID:35181531

大小:4.32 MB

页数:73页

时间:2019-03-21

基于均衡化算法的12bit高速低功耗pipeline adc研究_第1页
基于均衡化算法的12bit高速低功耗pipeline adc研究_第2页
基于均衡化算法的12bit高速低功耗pipeline adc研究_第3页
基于均衡化算法的12bit高速低功耗pipeline adc研究_第4页
基于均衡化算法的12bit高速低功耗pipeline adc研究_第5页
资源描述:

《基于均衡化算法的12bit高速低功耗pipeline adc研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、gjg全击钟政A香eAHO"CHHOLOGYOFCHINAUNITYOFELECTRONICSCIENCIVERS硕±学位论文MASTERTHESIS..广暴W/论文题目基于均衡化算法的12bit高速低功耗PipelineADC妍究—.学科专业微电子学与固体电子学学号201321030125?..化者姓名朱马"■指导教师宁宁教授—__.独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究王作及取得的研究成果。据我所知,除了文中特别加

2、标注和致谢的地方夕h,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使巧过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。作者签名:1^、9日期:年(月乙日论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文,的规定,有权保留并向国家有关部口或机构送交论文的复印件和磁盘レ允许论文被查阅和借阅。本人授权电子科技大学可ッ将学位论文的全部或部分内容编入有关数据库进行检索、缩印或扫描,可封采用影印等复制手段保存、汇编学位论文。(保密的学位

3、论文在解密后应遵守此规定)作者签名:3导师签名:片吟曰期:。1〇/|^年(月2^分类号密级注1UDC学位论文基于均衡化算法的12bit高速低功耗PipelineADC研究(题名和副题名)朱马(作者姓名)指导教师宁宁教授电子科技大学成都(姓名、职称、单位名称)申请学位级别硕士学科专业微电子学与固体电子学提交论文日期2016.03.18论文答辩日期2016.05.10学位授予单位和日期电子科技大学2016年06月日答辩委员会主席评阅人注1:注明《国际十进分类法UDC》的类号。RESEARCHOF12-BITHIGHSPEEDLOWPOWERCONSUMPTIONPIPELINE

4、ADCBASEDONEQUALIZATIONALGORITHMAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MicroelectronicsandSolid-stateElectronicsAuthor:ZhuMaAdvisor:Prof.NingNingSchool:SchoolofMicroelectronicsandSolid-stateElectronics摘要摘要随着现代社会各领域对高速、高精度模拟数字转换器的需求越来越紧迫,设计一款高精度和高速度的ADC显得越来越重

5、要。而因为国内的工艺基础平台不够完善和电路设计能力的积累较少,在高速、高精度模拟数字转换器的设计和产品实现中还存在很多难点,导致国内自主的高速高精度ADC的产品几乎仍处于一片空白。本论文基于均衡化校正算法设计了12位1GS/s的低功耗PipelineADC。论文首先对均衡化校正算法建模,分析了均衡化算法的校正原理和实现方式,并对均衡化算法中的一些非理想因素进行建模分析。从而确定了基于均衡化算法的12位PipelineADC的分段结构,为2.5+2.5+2.5+6的结构。前三级为2.5位的MDAC,最后一级为6位的FLASHADC。然后,对确定架构的PipelineADC的各个模块进行建模

6、分析,并完成主要电路模块设计和仿真。在基于均衡化算法的12位1GS/s的低功耗PipelineADC的设计研究和分析后,采样保持电路采用了闭环的运放结构。MDAC也是采用闭环运放的结构,并在其中增加了栅压自举开关以提高12位1GS/s的低功耗PipelineADC的线性度。同时还用VerilogA代码编写了基于均衡化校正算法的12位PipelineADC的一些辅助功能模块的编写。考虑到实际MDAC中的各种非理想因素会使得运放的输出端出现固定的差分失调,并且MDAC的不同分段区间的k值和常数项都不一样。因此均衡化的校正算法在PipelineADC的实际电路应用中要进行验证和改进。相应的均衡

7、化算法会有对应的修改,比原来理想代码验证的算法要稍微复杂些,但主要的核心原理和算法没有太大改变。用MATLAB代码完成了均衡化算法的数字电路的模拟,验证了基于均衡化算法的12位1GS/s的实际PipelineADC的验证和研究。最后基于CMOS40nm的工艺下,PipellineADC的实际电路的均衡化校正算法的验证结果表明,该均衡化算法能实现单通道12位1GS/s的低功耗的PipelineADC的设计。在采样频率为1GS/s的超高

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。