逐次逼近寄存器型adc设计报告最新

《逐次逼近寄存器型adc设计报告最新》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、逐次逼近寄存器型ADC设计报告组员（学号）：王迪（20083509）高超（20083507）韩吉祥（20083506）曹天一（20083510）专业（年级）：集成电路设计与集成系统课程名称：逐次逼近寄存器型ADC提交日期：逐次逼近寄存器型模数转换器（SARADC）设计报告-7-逐次逼近寄存器型模数转换器（SARADC）设计报告一、组员分工：序号组员承担工作1王迪数模转换DAC，SAR数字逻辑控制单元所有版图设计2高超Mos双向开关两相不交叠时钟3韩吉祥采样保持电路，比较器4曹天一二、项目设计要求：设计一个12bit逐次逼近寄存器型

2、模数转换器SARADC三、项目参数要求：分辨率12bit采样频率100KHz功耗<2mW电源电压2.5V面积<3mm2工作温度0~80℃工艺技术0.25um四、项目设计内容：图1逐次逼近寄存器型模数转换器工作原理框图1.逐次逼近寄存器型模数转换器（SARADC）整体结构：-7-逐次逼近寄存器型模数转换器（SARADC）设计报告2.逐次逼近寄存器型模数转换器（SARADC）的特点及应用：特点：中级转换速度，低功耗，高精度，小尺寸应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等3.逐次逼近寄存器型模数转换器（SARADC）

3、工作原理：SARADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SARREGISTER)和逻辑控制单元(SARLOGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SARLOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VIN>VDAC，则比较器输出

4、“1”电平，N位寄存器的MSB保持“1”电平；反之，若VIN

5、器型模数转换器（SARADC）设计报告（1）工作原理：电路为两级运算放大器，第一级是电流镜做负载的差分放大器。第二级是电流漏做负载的反相放大器，M8管和M5构成一个电流镜结构，由M8给M5镜像电流作为第一级放大器的尾电流。M8和M7也是一个电流镜结构，其功能也是为M7提供个横定的电流。该电路实现的功能是vin2与vin1做比较，若vin2>vin1则vout输出高点平，若vin2

6、1M6PMOS101M7NMOS2.41M8NMOS141（4）仿真网表：功能仿真网表：-7-逐次逼近寄存器型模数转换器（SARADC）设计报告*Subcktinverter.lib'mix025_1.l'ttVddvdd02.5V.paramcom=1.25vxinvin1in2voutvddinv.subcktinvin1in2voutvddvin_n1in10comvin_n2in20pwl00v20u2.5vibiasvddvbias30uM1vm1in1vn1gndnchL=1uW=3uM2vf1in2vn1gndnch

7、L=1uW=3uM3vm1vm1vddvddpchL=1uW=5uM4vf1vm1vddvddpchL=1uW=5uM5vn1vbiasgndgndnchL=1uW=3uM6voutvf1vddvddpchL=1uW=10uM7voutvbiasgndgndnchL=1uW=2.4u-7-逐次逼近寄存器型模数转换器（SARADC）设计报告M8vbiasvbiasgndgndnchL=1uW=14uCcvf1020fFCLvout020fF.ends.tran1n20u.printtranV(vout)V(in2)v(in1).en

8、d-7-逐次逼近寄存器型模数转换器（SARADC）设计报告精度仿真网表-7-逐次逼近寄存器型模数转换器（SARADC）设计报告*Subcktinverter.lib'mix025_1.l'ttVddvdd02.5V.paramcom=1.25vxi