逐次逼近寄存器型adc设计报告(2008)

《逐次逼近寄存器型adc设计报告(2008)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、逐次逼近寄存器型ADC设计报告组员（学号）：专业（年级）：集成电路设计与集成系统（2008）课程名称：数模混合集成电路设计提交日期：2011年12月22日-1-逐次逼近寄存器型模数转换器（SARADC）设计报告-4-逐次逼近寄存器型模数转换器（SARADC）设计报告一、组员分工：序号组员承担工作1采样保持电路、MOS开关以及运放仿真2比较器及DAC仿真3不交叠时钟仿真、SAR数字逻辑控制单元4全部版图绘制二、项目设计要求：设计一个12bit逐次逼近寄存器型模数转换器SARADC三、项目参数要求：分辨率12bit采样频率100KHz

2、功耗<2mW电源电压2.5V面积<3mm2工作温度0~80℃工艺技术0.25um四、项目设计内容：图1逐次逼近寄存器型模数转换器工作原理框图1.逐次逼近寄存器型模数转换器（SARADC）整体结构：2.逐次逼近寄存器型模数转换器（SARADC）的特点及应用：特点：中级转换速度，低功耗，高精度，小尺寸-4-逐次逼近寄存器型模数转换器（SARADC）设计报告应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等3.逐次逼近寄存器型模数转换器（SARADC）工作原理：SARADC其基本结构如图1所示，包括采样保持电路(S/H)、比较

3、器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SARREGISTER)和逻辑控制单元(SARLOGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SARLOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VIN>VDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VIN

4、较器输出“0”电平，N位寄存器的MSB被置为“0”电平。一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其余位置“0”，进行下一次比较，直至最低有效位LSB比较完毕。整个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。4.逐次逼近寄存器型模数转换器（SARADC）各子模块设计：l子模块1：比较器（COMPARE）（1）电路结构[4]：-4-逐次逼近寄存器型模数转换器（SARADC）设计报告（2）工作原理：比较器电路是两级运算放大器[1]，

5、第一级是电流镜做负载的差分放大器。第二级是电流漏做负载的反向放大器，然后再由M8和M5构成电流镜结构，做第一级放大器的尾电流。M7和M8也是电流镜结构，为M7提供恒定电流[7]。该电路实现功能是Vin1与Vin2的比较，若Vin1>Vin2，则Vout输出高电平；若Vin1

6、ul=1uw=4.5ul=1uw=38ul=1u0.03pf30u改进尺寸：器件名称M1M2M3M4M5M6M7M8CLIBIAS参数w=3ul=1uw=3ul=1uw=5ul=1uw=5ul=1uw=3ul=1uw=10ul=1uw=2.4ul=1uw=14ul=1u20ff30u（4）仿真网表：-4-逐次逼近寄存器型模数转换器（SARADC）设计报告功能*comparegongneng.lib'mix025_1.l'ttvdd102.5v.paramcom=1.25vxinvin1in2out1inv.subcktinvin1

7、in2out1vin1in10comvin2in20pwl00v20u2.5vibiasvddbias30uclout020ffm13in150nchw=3ul=1um24in250nchw=3ul=1um33311pchw=5ul=1um44311pchw=5ul=1um55bias00nchw=3ul=1um6out411pchw=10ul=1um7outbias00nchw=2.4ul=1um8biasbias00nchw=14ul=1u.ends.tran1n20u.printv(out)v(in1)v(in2).end-

8、4-逐次逼近寄存器型模数转换器（SARADC）设计报告精度*comparejingdu.lib'mix025_1.l'ttvdd102.5v.paramcom=1.25vxinvin1in2out1inv.subcktinvin1in2out1vi