资源描述：
《解析逐次逼近ADC》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、-72-国外电子元器件2003年第2期2003年2月MAXIM专栏解析逐次逼近ADCMaxim北京办事处魏智逐次逼近(SAR)模数转换器(ADC)是采样速率1;DAC置为01102以执行第三次比较;然后根据低于5Msps的中高分辨率应用的常见结构,SAR比较结果将bit1置0,而将DAC又设置为01012以ADC的分辨率一般为8~16位,具有低功耗、小尺寸执行最后一次比较。最后,由于VIN>VDAC,bit0确定等特点,因此其具有较宽的应用范围,如:便携式/电为1。池供电仪表、笔输入量化器、工
2、业控制和数据/信号注意,一般4位ADC需要四个比较周期,而N采集器等。顾名思义,SARADC实质上是实现二进位SARADC需要N个比较周期,同时在当前一位转制搜索算法。内部电路可能运行在几兆赫(MHz),换完成之前不得进入下一次转换。由此可以看出,ADC采样速率是该数值的分数,主要由逐次逼近算该类ADC能够有效节省功耗和空间,也正是由于这法决定。个原因,分辨率在14位至16位、速率高于几个Msps的逐次逼近ADC极其少见。现在MAXIM公司经过1SARADC的结构努力,已经推出了QSPITM串行接口的MAX11
3、15-尽管实现SARADC的方式千差万别,但其基本MAX1118系列、8位ADC以及更高分辨率的可互换结构非常简单(如图1所示)。模拟输入电压(VIN)由产品(如10位MAX1086和12位MAX1286).这些产采样/保持电路保持,为实现二进制搜索算法,N位品采用微小的SOT23封装,尺寸只有3mm3mm。寄存器首先设置中间刻度(即:10000,最高位为其中兼容于I2C接口的MAX1036/MAX1037等产品1)。这样,强行数字/模拟转换器(DAC)输出还将四路、8位ADC和一路基准电源集成在了一
4、片(VDAC)为VREF/2,其中VREF是提供给ADC的基准电SOT23封装内。压。然后,比较确定VIN是小于还是大于VDAC。如果SARADC的另一个特点是:功耗可随采样速率VIN>VDAC,则比较器输出逻辑高电平或1,N位寄而改变,这一点与闪速ADC或流水线ADC不同,它存器的最高有效位(MSB)保持1;相反,如果VIN们在不同的采样速率下具有固定的功耗。5、使该过程一直持续到最低有效SARADC的两个重要部件是比较器和DAC,实位(LSB)。上述操作结束后,也就完成了转换,N位转际上,图1中采样/保持电路有时可以嵌入在DAC换结果储存在寄存器内。内,而不作为一个独立的电路。SARADC的速度主图2是一个4位转换器经过逐次判断产生ADC要受以下几点的限制:输出电压的示意图。图中,y轴(和图中的粗体线)表(1)受制于DAC的建立时间,因为在这段时间示DAC的输出电压,本例中:第一次比较表明VIN内系统必须稳定在整个转换器的分辨率以内(如:6、0;然后,DAC置为01001并执行第二次比较;此时由于VIN>VDAC,bit2保持为图1N位SARADC的典型结构图24位SAR结构经逐次判断产生的输出电压示意图解析逐次逼近ADC-73-LSB/2)。0。接下来,次最大电容与地断开并连接到VREF,比(2)比较器必须在规定的时间内能够分辨VIN与较器又开始确定下一位的数值,如此循环直到获得VDAC的微小差异。全部数字位。(3)逻辑操作。2.2DAC校准2.1DAC在一个理想的DAC中,每个与数据位相对应的DAC的最大建立时间通常取决于MSB的建立电
7、容应该精确地是下一个小电容的两倍,在高分辨时间,其原因是MSB的变化代表了DAC输出的最大率ADC(如16位ADC)中,对于一个经济、切实可行偏移。另外,ADC的线性度也受DAC线性指标的限的尺寸而言,这些电容值的范围由于过宽而很难实制。因此,分辨率高于12位的SARADC常常需要调现。16位的SARADC(如MAX195)实际上由两列电理或校准,以改善其线性指标。这主要是考虑到内容组成,利用电容耦合可减小LSB电容的有效值,部元件匹配的限制,虽然这在某种程度上取决于处并对MSB电容进行调理以降低误差。LSB电
8、容的微理工艺和设计,但在并行DAC的设计中,元件的匹小变化即可对16位转换结果产生明显的误差。因配度将线性限制在12位左右。许多SARADC采用此,紧紧依靠调理并不能达到16位的精度,或者说内置采样/保持电路的电容DAC。因为电容DAC可很难补偿由于温度、电源电压或其它参数的变化所根据电荷再分配的原理产生模拟输出电压,由于这造成的性能指标的变化。种类型的DAC在SARADC中很常用,下
