基于28nm工艺的数字芯片静态时序分析及优化

《基于28nm工艺的数字芯片静态时序分析及优化》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、．．．．Ｉ硕±学位论文胃叢Ｉ基于２８ｎｍ工艺的数字芯片静态財序分析及优化ｂＩ作者姓名李洋洋８指导教师姓名、职祿毛维潮教授｜企业导师姓名、职赖江音平高工申请学位类别工程硕壬西安电子科技大学学位论文独创性（或创新性）声明口Ｉ世交的论文沾我个人在哥巾秉承学校严谨的学风和优良的科学道德，本人声川所致谢，。尽我所知除了义中特别加称注巧指导下进行的研究：１：作及取得的切悦成巧也个包ｎ经发装戍撰与过的研究成巧；中巧罗列的肉容外，论文中不包含其他人己－大学或巧它教巧机构的学伉或证书而使

2、用过的材料。与我同工为获巧西安电子科技献均已么论文中作了巧确的说明井表示了谢意。作的巧事对本研究所做的任何贡－人承巧切法律责任。学位论义巧巧不实之处，本如心也水善每日期：本人签么：西安电子科技大学关于论文使用授权的说明本人完全大学巧关保留和使用学位论义的规巧，即：刷究生在了解西安化子科技大学。学校巧权保留送交论文校攻糜学位期间论文了作的知识产权属于西安屯子科技校可ＬＵ公布论文的全部或部分内容，允许乂Ｗ影、借阅论文；学的复印件，允许查阅化成果如＇成的Ｌｂ。同时本人保证，结合学缸论文研印、缩印或其

3、它度制手段保巧论文．安。化子科巧大学，署名单位为西文、发明专利等成果适书。Ｗ本授权论文在后＿年解密保密的学位：——导名來师整痒－本人签名；碑令期：－－口／知／３期：口Ｗ学校代码10701学号1311122921分类号TN4密级公开西安电子科技大学硕士学位论文基于28nm工艺的数字芯片静态时序分析及优化作者姓名：李洋洋领域：软件工程学位类别：工程硕士指导教师姓名、职称：毛维副教授企业导师姓名、职称：江喜平高工学院：微电子学院提交日期：2016年2月Statictiminganalysisandoptimiza

4、tionofdigitalchipbasedon28nmprocessAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinSoftwareEngineeringByLiYangyangSupervisor:MaoWeiAssociateProfessorJiangXipingSeniorEngineerFebruary2016摘要摘要随着集成电路产业的飞速发展，芯片的设计规模越来越大，同时芯片的时钟频率越来

5、越高。在对芯片设计的检查中时序分析是一项复杂且重要的工作，只有当满足时序要求后电路中的数据才能正确的锁存和传输，从而保证芯片电路的正确工作，达到理想的性能。芯片的频率越来越高和功能越来越复杂，对芯片的时序设计提出了挑战。而对于芯片在时序设计中的出现的时序违例能否修复成为直接影响芯片的时序性能和功能的关键因素。因此，正确合理的时序违例修复方法成为芯片时序设计的一个重点。本课题基于作者所在公司设计的一款28nm工艺的数字移动基带芯片，在芯片物理实现的布局布线后，提取网表文件和互连线延时文件，利用synopsys公司的时序分析工具Primeti

6、me进行多模式多端角（MCMM，multi-cornermulti-mode）的静态时序分析（STA，statictiminganalysis），并针对时序分析结果中的时序违例通过工程改变命令（ECO，engineeringchangeorder）进行修复。在时序分析中考虑了信号完整性的影响，并运用28nm工艺中新提出的高级片上误差（AOCV，advancedon-chipvariation）分析方法，提高了时序分析精度。基于AOCV的计算理论，本文提出了一种新的时序路径延迟计算方法，可减少静态时序分析中的计算工作量。文中研究和总结了EC

7、O中采取的改变单元延迟的方法，通过实验数据证明方法的正确性。本文分析和研究了芯片时序设计中出现的时序违例，包括建立时间，保持时间，recovery和removal，最大转换时间及RC-011问题，通过ECO来改变单元延迟，从而优化整条路径延迟，解决时序违例问题，达到了芯片时序收敛的要求，并从芯片的物理方面和功耗方面进行权衡分析，对设计进行了进一步优化。本文基于AOCV的理论提出的新的计算时序路径延迟方法，相比传统时序路径延迟计算方法，可以减少静态时序分析时对时钟路径上共同路径的延迟计算工作量，对于时序分析方法的优化和时序分析工具的开发，具

8、有一定的理论研究意义和参考意义。文中提出的时序违例的修复方法，具有较强的工程实用性和参考性，在多个项目的时序优化中已经运用并达到时序收敛的效果，对于从事芯片后端物理设计及时序分析与优化工作的设