应用于gps频率综合器的可编程分频器的设计

《应用于gps频率综合器的可编程分频器的设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、万方数据高技术通讯2011年第21卷第4期：434—437doi：10．删．i髑n．1002期．2011．04．018应用于GPS频率综合器的可编程分频器的设计①陈莹梅②景永康章丽(东南大学射频与光电集成电路研究所南京2100196)摘要设计了应用于全球定位系统(GPs)1．2GHz频率综合器中的可编程分频器。该分频器可实现600—700范围的分频比，并利用改进的均匀分频算法使分频输出波形的占空比更加理想。设计采用SMIC0．18胛CMOS工艺标准单元的半定制设计方法，按照标准数字集成电路设计流程进行设计，包

2、括Verilog代码编写、逻辑综合、版图规划、布局布线、后端时序仿真分析等过程。该可编程分频器模块已采用SMIC0．18舢CMOS工艺进行流片，核心芯片面积为115胛×115胛。测试结果表明，通过控制芯片预置逻辑，分频器能与控制端口相匹配，完成分频功能，实现了预期结果。关键词全球定位系统(GPs)，频率综合器，可编程分频器，均匀分频算法，cMOsO引言全球定位系统(globalp∞itionsystem，GPS)是一种基于卫星的定位系统，它为用户提供绝对位置、速度和时间等物理量信息。传统的GPs接收机芯片大都

3、采用双极型工艺来实现，然而为了满足产品化后高集成度和低成本的要求，cMos工艺得到了越来越广泛的应用[14J。由于GPs接收机中频率综合器要合成多个频点的振荡信号，需要多模分频器，这可采用双模前置分频器和可编程分频器实现，进而实现以参考频率为步长，输出对应于不同分频比的信号频率。在现代通讯系统中，要求频率综合器能应用到多个系统和标准上，对分频器的分频范围、分频输出波形的质量等也提出了更高的要求。本文给出了用于GPS的频率综合器可编程分频器芯片的设计。该可编程分频器采用sMIc0．18脚cMoS工艺标准单元的半

4、定制设计方法，按照标准的数字集成电路设计流程，通过数据总线对可编程分频器预置期望的分频比实现相应的频率输出。该分频器分频范围宽，调节灵活，通过改进的均匀分频算法改善了输出波形的占空比。1可编程分频器的前端设计GPS接收机的频率综合器的框图如图1所示(虚线部分为分频器Ⅳ的细节描述)，它主要由鉴频鉴相器(phase如qu朗cydetector，啪)、电荷泵(chal伊pIImp，CP)、环路滤波器(咖filter，LF)、压控振荡器(volta鼯。伽nUlo∞i岫tor，VCO)和分频器N组成，其中要求VCo输出

5、1200—1400MHz范围的本振信号。分频器Ⅳ由双模前置分频器(“咖dul惜prescaler，DMP)和可编程分频器构成，共同将1200—1400MHz本振信号完成分频输出，提供给鉴频鉴相器PFD。根据VCO输出的本振信号频率范围与输入参考频率的值，可计算出分频器Ⅳ的分频比范围为600—700。可编程分频器由主计数器M、脉冲吞除计数器A(swauowCo岫ter)和模式控制器MC(MoldC∞n01)组成，如图1所示【5J。可编程分频器的输入信号为数据总线上的预置数膨和A、双模前置分频器DMP的输出频率信

6、号clI

7、I扣输出信号为可编程分频器的输出频率信号．允，和模式控制信号MC，用以控制DMP的分频方式。由图2可编程分频原理图可知，可编程分频器共进行了A次17分频和肼一A次16分频，最终的分频比可表示为：Ⅳ=A×(P+1)+(肘一A)×P=肘×P+A，改变A和肘的值就可以实现不同的分频比。本设计中P的取值为16，A取值范围为O—15，肘的取值范围为37—43，通过改变二者预置值并结合DMP实际上可以实现600—700范围的不同分频比，该值可以覆盖系统指标要求的分频范围。①863计划(2006从ol恐39)和国

8、家自然科学基金(60976029)资助项目。②寞．。!幽篷生．博士，勘教授涸}究方向：超高速集成电路设计，射频与无线通信集成电路设计；联系人，B瑚il：Hicym@ew．础x．∞(收稿日期：2009-ll—17)一434—万方数据珠莹悔等：应用于cPsg!市综音器的可编程分频器的设计圉lHJ频率综台*框图17

9、．"

10、16_．16l_----—-----扣～1—————————————————————一^f—————————————————————一盈2可编％分频原理围由于常规的双模分频DMP从P+1分频切换到

11、P分频或从P分频切换到P+1分频都会产生一个相位移67，如果简单地先进行^次P+1分频后做Ⅳ』次P分频将会产生犬的相位波动木次

12、殳计采用改进的分频算法将DMP的两种分频输flj均匀混合．就可以减小相位波动这种“均匀”工作是通过计数器来完成的。下面街要介绍这种改进均匀分频算法的设计思想：创建一个计数器suM，DMP每进行一次分频输出，fI数器s0M都将累加预置值(咐一刖之差若累加结果小于M，则进行P+