应用于Serdes系统的高速振荡器和分频器设计

应用于Serdes系统的高速振荡器和分频器设计

ID:37085836

大小:5.13 MB

页数:82页

时间:2019-05-17

应用于Serdes系统的高速振荡器和分频器设计_第1页
应用于Serdes系统的高速振荡器和分频器设计_第2页
应用于Serdes系统的高速振荡器和分频器设计_第3页
应用于Serdes系统的高速振荡器和分频器设计_第4页
应用于Serdes系统的高速振荡器和分频器设计_第5页
资源描述:

《应用于Serdes系统的高速振荡器和分频器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代号10532学号S150700571分类号TN431.1密级不保密硕士学位论文应用于Serdes系统的高速振荡器和分频器设计学位申请人姓名樊明培养单位物理与微电子科学学院导师姓名及职称曾健平副教授学科专业电子科学与技术研究方向模拟集成电路设计论文提交日期2018年5月15日学校代号:10532学号:S150700571密级:不保密湖南大学硕士学位论文应用于Serdes系统的高速振荡器和分频器设计学位申请人姓名:樊明导师姓名及职称:曾健平副教授培养单位:物理与微电子科学学院专业名称:电子科学与技术论文提交日期:2018年5

2、月15日论文答辩日期:2018年5月23日答辩委员会主席:文双春教授DesignofHigh-speedVCOandFrequencyDividerForSerdesApplicationbyFANMingB.E.(HunanUniversity)2015AthesissubmittedinpartialsatisfactionoftherequirementsforthedegreeofMasterofScienceinElectronicsScienceandTechnologyintheGraduateSchoolofH

3、unanUniversitySupervisorAssociateProfessorZengJianpingMay,2018应用于Serdes系统的高速振荡器和分频器设计摘要相比于数据的并行传输方式,串行传输因其具有较高的传输速率、较低的复杂性和成本等优势逐渐成为数据传输方式的主流,基于串行通信技术的Serdes系统已经成为当今社会海量信息高速传输的硬件基础。Serdes系统将并行的TTL数据信号转化成串行信号发送到接收机,经时钟数据恢复电路从串行信号中恢复出时钟信号完成对接收数据的再定时。其中压控振荡器和二分频器是时钟数据恢

4、复电路中工作频率最高的两个电路模块,其性能的优劣是整个Serdes系统稳定工作的关键。本文旨在设计一款应用于Serdes系统接收机中、中心频率为25GHz的宽带电感电容压控振荡器以及对振荡器输出时钟进行二分频的高速分频器,较高的工作频率是限制振荡器和分频器性能的主要因素,也是本设计面临的最大挑战。本文从振荡器工作原理、无源器件(电感、可变电容管)电学特性以及振荡器相位噪声模型等基础概念出发,采用由NMOS、PMOS管组成的互补交叉耦合对管作为电流偏置型振荡器的负阻网络;使用5位数控开关电容阵列保证振荡器足够的频率调谐范围以及较

5、小的调谐灵敏度KVCO,该开关电容电路可有效减小MOS管寄生电容对振荡器的影响;为确保振荡器在温度等非理想因素的影响下仍能正常起振,振荡器的电流源采用4位数控电流阵列,使得偏置电流在0~2mA之间可调;振荡器的缓冲级采用差分放大器结构,在输出差分时钟信号的同时具有一定的增益。同时本文采用基于电流模式逻辑结构的分频器实现对该振荡器输出25GHz时钟信号的二分频。本次设计使用TSMC40nmCMOS工艺,完成了振荡器和分频器的电路设计、版图设计以及后仿真。后仿结果表明:在1.2V电源电压供电下,振荡器消耗约9mW的功率,输出峰峰值

6、约800mV的振荡信号,该振荡器可覆盖的调谐频率范围为24.5GHz-29.8GHz,全频率范围内的相位噪声均低于-90dBc/Hz@1MHz,最大KVCO约960MHz/V,振荡器的后仿真结果满足设计要求。二分频器的后仿结果表明:在1.2V电源电压供电下,分频器的自激振荡频率约为13.25GHz,分频器需要的最小输入半边摆幅为80mV,同时可输出四相位时钟。关键词:Serdes;压控振荡器;二分频器;相位噪声;LC谐振网络II硕士学位论文AbstractComparedtotheparalleltransmissionofd

7、ata,serialtransmissionwhichreliesonitsadvantagessuchashightransmissionrate,lowcomplexityandlowcost,hasbecomethemainstreamofdatatransmission.Serdessystembasedonseriallinktechnologyhasbecomethehardwarebasisforhigh-speedtransmissionofmassiveinformation.TheSerdessystemc

8、onvertstheparallelTTLsignalintoserialsignalandsendsittothereceiver.Theclocksignalfromthereceivedserialsignalisrecoveredbytheclockanddatare

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。