应用于WLAN802.11b的分频器设计与仿真.pdf

《应用于WLAN802.11b的分频器设计与仿真.pdf》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、2014年5月合肥师范学院学报May．2014第32卷第3期JournalofHefeiNormalUniversityVo1．32No．3应用于WLANS02．11b的分频器设计与仿真王菲菲，鲁世斌，万丽娟，蒋先伟(合肥师范学院电子信息工程学院，安徽合肥230061)[摘要]分频器是电荷泵锁相环频率合成器中非常关键的组成部分，位于其反馈回路中。文中采用传统预分频器结构，基于4／5分频电路的32／33双模分频器，并对其进行低功耗优化设计。采用TSMC90rim1P9MCMOS工艺，利用MentorGraphicsEldo对其进行仿真，电路最高工作频率可达到6．8GHz。最后基于此双模前

2、置分频器，设计适用于WLAN8o2．11b标准的可编程分频器。[关键词]双模前置分频器；低功耗；高速度；源耦合逻辑[中图分类号]N39[文献标识码]A[文章编号]1674—2273(2014)03—0025—041引言实现形式主要有以下几种：单相时钟型(TSPC)，再基于电荷泵锁相环频率合成器是CMOS射频生型分频器(RegenerativeDivider)，注入锁定型以前端收发器系统中关键的模块之一，其主要作用是及源级耦合型(SCL)。单相时钟型电路除了具有很能够提供稳定、高纯度的本振信号，负责产生多个稳高的工作频率以外，晶体管的数目较少，因此功耗极定的频点。随着通信技术的发展，无线

3、通信频段不低，在前置分频器中经常采用。但它的不足是噪声断提高，甚至达到几十GHz导致时下很多研究都将性能不好，由于其是动态的单端结构，因而要比注意力集中在高频锁相环的设计上[1]_2]。对于应用SCL电路容易受噪声的影响。于锁相环频率合成器的分频器来说，最主要的两个性能指标为工作频率和功耗。最大工作频率及工作频率范围是决定分频器能否正确的对高频输入信号分频的重要保证，而低功耗设计则是集成电路SOC设计的必然要求。目前看来，源级耦合型(SCL)分频器因其输入／输出摆幅小，动态功耗低，转换速度快，成为高速分频器的首选[3][。本文采用传统预图1可编程分频器结构框图分频器结构，基于4／5分频

4、电路的32／33双模分频VDDvDD器，采用TSMC90nm1P9MCMOS工艺，并对其进行低功耗优化设计，最后设计出适用于无线局域网802．1lb标准的可编程分频器。2电路设计针对频点多而散，分频比连续可调的无线通信系统，本课题采用基于双模分频的吞脉冲可编程分频器。它采用一个N／N+1双模前置分频器，一个图2SCL结构D触发器可编程计数器P以及一个吞脉冲计数器S来实现再生型分频器可以工作在非常高的频率下，并可编程功fil~E。如图1所示。且具有较大的带宽，但结构复杂，功耗太大。注入锁2．1双模前置分频器设计定型虽然在很高的工作频率下，功耗较低但结构复二分频器是整个分频器的最基本组成单

5、元，其杂不易集成，并且工作带宽较窄。源级耦合结构[收稿日期]2o13—1O一20[基金项目]校级重点科研基地研究项目[2012jd16][第一作者简介]王菲菲(1984一)，女，安徽肥西人，研究方向：电路与系统。25采用电流导引逻辑以实现不同的逻辑功能，电路的现33分频；当减至00000时MCP变为低电平使相位噪声比TSPC结构好，又因为其输入差分信号，NAND1不起作用，吞脉冲计数器停止工作，通过电路的摆幅较小，工作速度快因而是本设计采用分MCP改变前置分频器的模数。MCP这个低电平频器_7J【。电路结构如图2所示。一直保持到可编程计数器计数到零，然后在控制32／33分频由4／5分频

6、外加异步分频链和控制信号的作用下，对触发器重新复位、置数进入新的电路组成，如图3所示，当MC为低电平的时候实现循环。了4×8—32分频状态。当MC为高电平的时候，对四输入与非门不起作用，只有异步分频链的输出Q才对与非门器作用，异步计数器共有8种状态，000，001，010⋯111，其中只有在111时4／5分频器工作在5分频状态。在整个输入时钟周期内，仅当异步触发器的Q3Q4Q5输出为111与控制端的高电平信号共同产生一个信号脉冲促使4／5分频器工作在5分频状态，则整个电路实现了4×7+5—33分频。图4吞脉冲计数器2．3可编程计数器设计图5为本文所采用的可编程计数器电路结构，它是由7个

7、可置位的触发器和一个高电平清零的上升沿触发器外加逻辑门构成是可编程分频器的输出模块，输出信号在PDF中与输入参考信号相比较。7位异步二分频器可以构成模为2一1的计数器，如前所述可编程计数器的最小计数值要大于吞脉冲图332／33双模前置分频器计数器的最大计数值，才能保证分频器的正常工作，2．2吞脉冲计数器设计所以可编程计数器的预置数范围为：(32～127)。当本文所用到的吞脉冲计数器电路结构如图4计数器在做递减计数期间，LD为低电平。当计数所示，