大规模集成电路可测性设计及其应用策略new

《大规模集成电路可测性设计及其应用策略new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第26卷第5期玉林师范学院学报（自然科学）Vol.26No.52005年JOURNALOFYULINTEACHERSCOLLEGE(NaturalScience)大规模集成电路可测性设计及其应用策略!刘峰12，梁勇强(1.玉林师范学院职业技术学院工程师和讲师,广西玉林537000)(2.玉林师范学院职业技术学院工程师,广西玉林537000)【摘要】随着集成电路的规模不断增大，集成电路的可测性设计正变得越来越重要.综述了可测性设计方案扫描通路法、内建自测试法和边界扫描法，并分析比较了这几种设计方案各自的特点及应用

2、策略.【关键词】集成电路；可测性设计；内建自测试；边界扫描【中图分类号】!"#$【文献标识码】%【文章编号】1004-4671（2005）05-0029-06物理DesignforTestabilityforLargeScale研Integrated-CircuitandItsApplicationStrategy究与LIUfeng1,LIANGyong2-qiang教(1.EngineerandLecturer,PolytechnicSchool,YulinTeachers'College,学Yulin,Gu

3、angxi537000)(2.Engineer,PolytechnicSchool,YulinTeachers'College,Yulin,Guangxi537000)Abstract：Withtheincreaseofthescaleofintegratedcircuits,andthegrowingimportanceofdesignfortestabilityofIC.Inthispaperwesummarizethescanpathsolution,thebuilt-inselftestsolution

4、andtheboundaryscansolutionofdesignfortestability,analyseandcomparethecharacterandapplicationstrategyofthesesolu-tions.Keywords：integratedcircuit；designfortestability；built-inselftest；boundaryscan1引言需要产生一系列测试矢量信号，加到输入端，将得规模集成电路不但构造精细、集成度高，到的测试输出与预期输出比较，如果两者相等

5、，表大而且经过许多道工序流程制作而成，难明测试通过.测试结果的可靠性取决于测试信号的免存在着缺陷导致其不能正常工作，因正确性和完整性.对于一个具有n个输入并且在电n+m此集成电路的测试对生产厂商和用户都具有重要路内具有m个寄存器的电路，最多有2个测试意义.将被测电路放在测试仪器上，测试设备根据矢量.很明显，当电路规模很大时，测试码的数目将YLSYXB292005年玉林师范学院学报第5期过于庞大，使得测试变得不可能进行.在测试一个该故障的测试图形.假设有某一个测试集合，它能复杂系统时，需要考虑下面3个问题：检测某

6、电路故障的故障覆盖率（Faultcoverage）F（1）测试能否确保检测所有的故障？定义为：F=已测故障数!100%.F是故障总数-不可测故障数（2）测试的产生时间是否在整个集成电路的随不同的假定故障而变化的.因此，即便对传统的开发过程中是经济的？固定故障具有100%的故障覆盖率，也未必充分.因（3）测试的执行时间是否在整个集成电路的为其它类型的故障，如开路故障和时序故障等并没开发过程中是经济的？有全部覆盖.解决上述问题的积极办法是可测试性设计表征电路可测性的关键是电路内节点的可控（DesignforTest

7、ability，简称DFT），指在集成电路制性和可观察性.可控制性就是对电路内部每个的设计阶段就考虑以后测试的需要，将可测试设计节点的置0与置1能力，可观察性是能否直接或作为逻辑设计的一部分加以设计和优化，为今后能间接地观察电路内部任何节点状态的能力.对于够高效率地测试提供方便.IEEE杂志1981年公布靠近电路输入端的内部节点，其可控制性较好，可了对由几千个或非门构成的电路考虑和不考虑可观察性较差；对于靠近原始输出端的内部节点，可测性条件下，测试生成的成本与电路规模的关系曲观察性较好，但可控制性较差.在电路内

8、部的节点线，如图1所示.图中DFT代表可测试性设计，UD并不是全部可测，这就要求测试技术人员采用新代表无约束设计.的技术和算法生成测试，采用具有可测试性的电路结构及辅助结构，提高测试的覆盖率和测试效率.2.2可测试性设计的目标物理（1）无冗余逻辑：逻辑实现存在冗余会增加测度生成的复杂性，在当今逻辑自动综合的条件下，研设计人员可以较少关心这一问题.究（2）增加集成电路的可控制性和可观察性