cmos工艺静电保护电路与器件的特性研究和优化设计

cmos工艺静电保护电路与器件的特性研究和优化设计

ID:34548840

大小:2.61 MB

页数:132页

时间:2019-03-07

cmos工艺静电保护电路与器件的特性研究和优化设计_第1页
cmos工艺静电保护电路与器件的特性研究和优化设计_第2页
cmos工艺静电保护电路与器件的特性研究和优化设计_第3页
cmos工艺静电保护电路与器件的特性研究和优化设计_第4页
cmos工艺静电保护电路与器件的特性研究和优化设计_第5页
资源描述:

《cmos工艺静电保护电路与器件的特性研究和优化设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码10701学号1168110027分类TN82号TN4密级公开西安电子科技大学博士学位论文CMOS工艺静电保护电路与器件的特性研究和优化设计作者姓名:杨兆年一级学科:电子科学与技术二级学科:集成电路系统设计学位类别:工学博士指导教师姓名、职称:刘红侠教授提交日期:2014年11月CharacteristicStudyandDesignonElectronicsDischargeCircuitandDeviceofIntegratedCircuitinCMOSProcessesAdissertationsubmittedtoXIDIANUNIVERSITYi

2、npartialfulfillmentoftherequirementsforthedegreeofDoctorofPhilosophyByYangZhaonian(DesignofIntegratedCircuitSystem)Supervisor:Prof.LiuHongxiaNovember2014西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人已经发表或撰写过的研究成果;也不包含

3、为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处,本人承担一切的法律责任。本人签名:日期:西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件,允许查阅和借阅论文;学校可以公布论文的全部或部分内容,可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证,毕业后结合学位论文研究课题再撰写的文章一律署名

4、单位为西安电子科技大学。(保密的论文在解密后遵守此规定)本学位论文属于保密,在年解密后适用本授权书。本人签名:导师签名:日期:日期:摘要摘要随着半导体工艺的发展,特别是CMOS工艺的特征尺寸不断减小以及各种新型工艺步骤的引入,半导体器件和电路对电过应力的天然承受能力在持续下降。而人们对于集成电路更高性能的追求,又使得静电放电(ESD)保护的设计更加困难。本文主要研究了在微米和纳米CMOS技术条件下,电路级和器件级的ESD保护的设计问题。从ESD测试、失效分析、ESD器件研究和电路设计等方面进行了分析研究。主要研究工作和成果如下:1.论文对ESD的一些基本概念进行了

5、阐述,包括产生机理、测试模型、测试方法、失效分析、常用防护手段等方面。2.对ESD防护器件进行研究和改进设计。首先阐述了选用ESD防护器件的基本条件,对几种常用的ESD防护器件进行说明和对比,分析其优缺点和存在问题。然后以当前的研究热点SCR器件作为主要研究对象,探讨了SCR的主要问题,即开启电压、维持电压和寄生参数。最后,通过仿真对SCR器件进行了优化讨论。3.设计ESD电源箝位电路。ESD电源箝位电路是ESD防护中的必要一环,本文首先介绍了RC触发型箝位电路,分析了RC网络基本工作原理,推导了RC网络的时间常数选取原则。对0.18μm工艺,提出一种双下拉路径结

6、构,以减小传统电路中RC网络的版图面积;在90nm工艺下MOSFET栅极漏电问题变得十分显著并且带来很大的静态漏电,在讨论过该问题后,本文提出两款低漏电的箝位电路设计,一款采用改进型RC网络,一款利用MOSFET栅极漏电触发SCR,均达到了减小漏电的目的。最后研究了电压触发的箝位电路,由于其触发效率较低,一般采用反馈来提高触发效率,但是这又存在闩锁问题,本文把RC触发和电压触发结合起来,避免了闩锁问题,又由于此RC网络经过改进,所带来的版图面积增加很小。4.高压容限ESD箝位电路在大规模SoC中使用很频繁,由于既要保证相当的泄放能力,又要保证防护电路能承受高压应力

7、,使得它的设计是一个更加复杂的问题。本文首先讨论了高压容限全芯片ESD保护策略,指出已有两种形式的优缺点并加以改进。然后回顾了近年来的多种高压容限ESD电路,在这些已有技术的基础上,针对0.18μm工艺对已有技术进行优化设计,在90nm工艺下则提出两款新型电路,其中第一款RC触发型是由利用栅极漏电触发的电源箝位电路发展而来,第二款RC触发型则不需要DeepN-well工艺步骤。综上所述,本文以普通的CMOS工艺为基础,在微米级和纳米级尺度下研究了ESD防护器件SCR、电源箝位电路和高压容限箝位电路,分析了各自存在的问题,并从器件和电路结构上提出一些改进设计,获得了

8、一些有意义

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。