CMOS集成电路片上静电放电防护器件的设计与分析

CMOS集成电路片上静电放电防护器件的设计与分析

ID:39101087

大小:5.44 MB

页数:84页

时间:2019-06-24

CMOS集成电路片上静电放电防护器件的设计与分析_第1页
CMOS集成电路片上静电放电防护器件的设计与分析_第2页
CMOS集成电路片上静电放电防护器件的设计与分析_第3页
CMOS集成电路片上静电放电防护器件的设计与分析_第4页
CMOS集成电路片上静电放电防护器件的设计与分析_第5页
资源描述:

《CMOS集成电路片上静电放电防护器件的设计与分析》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、独创性:声明本人声明所呈交的学位论文是苓人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含本人为获得江南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名::翌至驾兰鱼茎日期:2竺呈壁:]:里.关于论文使用授权的说明本学位论文作者完全了解江南大学有关保留、使用学位论文的规定:江南大学有权保留并向国家有关部门或机构送交论文的复印件和磁

2、盘,允许论文被查阅和借阅,可以将学位论文的全部或部分内容编入有关数据库进4-i-检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文,并且本人电子文档的内容和纸质论文的内容相一致。保密的学位论文在解密后也遵守此规定。签名:捌殓一.导师签名:辱当牡日期:至塑翌‘L至二一第一章引言第一章引言1.1ESD简介随着先进CMOS工艺集成电路制造技术进入纳米时代,集成电路的可靠性成为IC产业中一个必不可缺的环节。在IC的所有失效中,由于ESD造成的失效占有相当大的比重。尤其在先进CMOS工艺中,ESD问题变得

3、尤为突出。只有弄清楚各种工艺下ESD现象的机理,才能使IC中ESD防护问题得到更好的解决。对IC中ESD物理机制的研究已经越来越受世界各国的重视。国内外各大集成电路设计公司和Foundry线都把ESD问题提上议程,希望能够给客户提供适合各种IC电路的ESD单元库。然而,ESD在不同工艺下的不可移植性和仿真的不准确性,使得为各种工艺开发ESD单元库具有艰难性。目前这些研究都还处在探索和不断改进提高完善期【l'2】。.基于ESD产生的原因及其对集成电路放电的不同方式,通常将静电放电事件分为以下三类模型:1)

4、人体模型(HumanBodyModel,HBM)2)机器模型(MachineModel,MM)3)带电器件模型(ChargedDeviceModel,CDM)其中人体模型(HBM)是当前最常用的模型,也是在产品的可靠性检验中必需通过的一个检测项目。HBM是指因人体在地上走动磨擦或其它因素在人体上已积累了静电后接触芯片,人体上的静电便会瞬间从芯片的某个端口进入芯片内,再经由芯片的另一端口泄放至地,此放电的过程会在短到几百纳秒(璐)的时间内产生数安培的瞬间电流,此电流会把芯片内的器件烧毁。有关于HBM的ES

5、D已有工业测试的标准,为当今各国用来判断集成电路ESD可靠性的重要依据。图1.1为工业标准(MIL.STD.883Cmethod3015.7)的等效电路图,其中人体的等效电容(C。)定为X00pF,人体的等效放电电阻(咫)为1500fl。根据人体模型的测试标准MIL.STD.883Cmethod3015.7,其ESD耐压敏感度可分为三个等级,见表1.2。机器模型(MM)及其标准由日本制定,在芯片制造过程中,积累在机器手臂上的静电电荷接触芯片时通过芯片的管脚瞬间泄放静电电流。因为大多数机器都是用金属制造的

6、,其机器放电模式的等效电阻(Rs)约为0Q,但其等效电容(C。)定为200pF。由于机器放电模式的等效电阻小,故其放电的过程更短,在几纳秒到几十纳秒之内产生数安培的瞬间电流。机器模型和人体模型可相互转换。带电器件模型(CDM)是在芯片的制造和运输过程中因摩擦生电积累静电荷,但在静电积累的过程中集成电路并未被损伤。带有静电的芯片在处理过程中,当其管脚与地接触的瞬间,芯片内部的静电便会由经管脚向外泄放电流。该模式放电的时间更短,仅在几纳秒之内,而且很难真实模拟其放电现象。因为芯片内部的静电会因芯片器件本身对

7、地的等效电容而变,芯片摆放的角度以及芯片所用的封装形式都会造成不同的等效电1江南大学硕士学位论文容。由于多项变化因素难以确定,因此,有关此模式放电的工业测试标准仍在协议中,但已有此测试机器在销售中。各模型的集总测试网络和其参数范围分别如图1.1和表1.1所示【3】。CMOS集成电路对静电放电防护能力的规格如表1.3所示。本课题的研究都是基于人体模型(HBM)。图1.1被测器件在HBM,MM和CDM模型下的ESD应力波形产生的集总电路Fig.1-lLumped-elementcircuitusedtomo

8、deltheHBM,MM,andCDMESDstresswaveformsacrossaDUT表1.1各类ESD测试模型的电感、电容、电阻参数值Tab.1·1ThevariousLRCcomponentvaluesfortheHBM,MM,andCDMESDstressstandardsESDModelCcLs心CsCtHBM100pF5-12nH1500Q1pF10pFMM200pF0.5nH8.5QNACDM10pF<10rd-I<10

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。