基于噪声分析低抖动全数字锁相环设计new

基于噪声分析低抖动全数字锁相环设计new

ID:34044120

大小:2.76 MB

页数:51页

时间:2019-03-03

基于噪声分析低抖动全数字锁相环设计new_第1页
基于噪声分析低抖动全数字锁相环设计new_第2页
基于噪声分析低抖动全数字锁相环设计new_第3页
基于噪声分析低抖动全数字锁相环设计new_第4页
基于噪声分析低抖动全数字锁相环设计new_第5页
资源描述:

《基于噪声分析低抖动全数字锁相环设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、东南大学硕士学位论文基于噪声分析低抖动全数字锁相环设计姓名:邓小莺申请学位级别:硕士专业:微电子学与固体电子学指导教师:时龙兴20080419摘要摘要由于高性能、低成本已成为SoC设计的主要挑战,作为片上时钟发生器的锁相环设计变得非常关键。全数字锁相环由于在工艺上与数字电路兼容,低成本而获得了广泛应用。然而由于全数字锁相环输出频率存在离散特性,引入量化噪声大,导致输出时钟抖动比较大。因此低抖动设计已成为全数字锁相环设计的关键技术。本文设计了一种面向系统芯片片上时钟产生的全数字锁相环。首先分析系统芯片对锁相环具体要求,确定锁相环P核的各项性能指标和基本结构

2、框架。其次建立全数字锁相环的系统模型,通过matlab仿真验证其稳定性。然后推导ADPLL的噪声传输函数,分析传输函数对各种噪声源的抑制情况,确定ADPLL的环路带宽:详细分析数控振荡器(DigitalControlledOscillator)的噪声:器件噪声与电源噪声,推导DCO输出时钟抖动与各类噪声之间的量化关系,为设计低抖动DCO提供理论依据。根据电源噪声与输出时钟抖动关系的分析,在版图中加入退耦电容,完成ADPLL版图的最终设计。最后建立ADPLL的时序、功能和物理模型,实现了一个可复用的锁相环口核。在电路设计过程中,数控振荡器采用全定制设计方法

3、,其他模块则采用硬件描述语言RTL代码实现。鉴频鉴相器采用Ⅳ鉴相器和转换器的组合结构,将时域的相位差转换成控制字;滤波器采用结构简单但稳定性好的一阶数字低遥滤波器。本文设计的线性DCO采用9级倒相器构成的环形振荡器,通过改变与倒相器并联的三态倒相器数目来改变振荡频率。由DCO版图后仿真得知,DCO线性度较好,分辨率稳定在lOps/控制字。Slx:Ctre仿真结果表明振荡频率为183MHz,频偏IMHz时相位噪声为.106.6dbc/Hz。本文设计的全数字锁相环采用SMIC0.13¨m.Mic姗/I,o西cal/SRAM/MaskROM/Mix-Modc/

4、HVCM/LMOS工艺,P核面积为0.13485mm2。Hsim仿真结果表明,ADPLL输出频率为400MHz时峰.峰值抖动为38.45ps,周期间抖动为8.914ps,功耗为2.28mw,环路捕获时间小于15“s。测试结果表明,锁相环的捕获频率范围为200MHz一500MHz,输出频率为200MHz时峰.峰值抖动为133ps,周期间抖动为46ps。论文最后对实测与仿真之间的性能差异进行了探讨。关键词:锁相环,全数字锁相环,带宽,数控振荡器,噪声,抖动AbstractBecausethedemandsofhighperformanceandlowcost

5、arcnowthemainchallengeforSoCdesign,thedesignofphase—lockedloops(PLLs)usedasclockgeneratorsonchipbecomesverypivotal.Withlowcostand900dcompatibility、以血thedigitalcircuitinprocess,alldigitalPLLs(ADPLLs)arewidelyusedindigitalnoisysysteln-on-chip(SoC).However,thequantizationinADPLhintr

6、oduceslargejitterintheoutputfrequency.Soit’sthekeyproblemindesigningADPLLstoreducethejitter.AnADPLLIPcoreusedintheembeddedsystemchipasclockgeneratorisdesignedinthispaper.BasedontheanalysisoftheapplicationrequirementsofthePLLIPcor@inthechip,thestructureandtheperformanceparametersw

7、erede触ed.Thesystemmodelwassetupandthestabilitywasvalidatedbymatlab.ThebandwidthoftheclosedloopfunctionwasachievedaftertheanalysisofthenoisemodeloftheADPLL.Thenagreatdealeffortwaspaidtotheanalysisofthenoisesinthedigitalcontrolledoscillator(DCO),whichincludedevicenoisesandpowersupp

8、lynoise.Someequationscalculatingjitterca

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。