基于fpga的高阶全数字锁相环的设计与实现new

基于fpga的高阶全数字锁相环的设计与实现new

ID:33581111

大小:308.37 KB

页数:4页

时间:2019-02-27

基于fpga的高阶全数字锁相环的设计与实现new_第1页
基于fpga的高阶全数字锁相环的设计与实现new_第2页
基于fpga的高阶全数字锁相环的设计与实现new_第3页
基于fpga的高阶全数字锁相环的设计与实现new_第4页
资源描述:

《基于fpga的高阶全数字锁相环的设计与实现new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第10卷第3期电路与系统学报Vol.10No.32005年6月JOURNALOFCIRCUITSANDSYSTEMSJune,2005文章编号:1007-0249(2005)03-0076-04*基于FPGA的高阶全数字锁相环的设计与实现单长虹,王彦,陈文光,陈忠泽(南华大学电气工程学院,湖南衡阳421001)摘要:提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤波控制方法,具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点。文中介绍了该高阶全数字锁相环的系统结构和

2、工作原理,对其性能进行了理论分析和计算机仿真。应用EDA技术设计了该系统,并用FPGA实现了其硬件电路。仿真和硬件测试结果证实了该设计的正确性。关键词:全数字锁相环;比例积分;EDA;计算机仿真中图分类号:TN914.3文献标识码:A1引言锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛,已经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向发展,需要采用数字方式实现信号的锁相处理。因此,对[1,2]全数字锁相环的研究和应用得到了越来越多的关注。传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器,获

3、得稳定的振荡控制数据。对于高阶全数字锁相环,其数字滤波器常常采用基于DSP的运算电路。这种结构的锁相环,当环路带宽很窄时,环路滤波器的实现将需要很大的电路量,这给专用集成电路的应用和片上系统SOC(system[3]onchip)的设计带来一定困难。另一种类型的全数字锁相环是采用脉冲序列低通滤波计数电路作为[4,5]环路滤波器,如随机徘徊序列滤波器、先N后M序列滤波器等。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算,获得可控振荡器模块的振荡控制参数。由于脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程,难以进行

4、线性近似,因此,无法采用系统传递函数的分析方法确定锁相环的设计参数。不能实现对高阶数字锁相环性能指标的解藕控制和分析,无法满足较高的应用需求。[6,7]本文提出了一种基于比例积分(PI)控制算法的高阶全数字锁相环。给出了该锁相系统的具体结构,建立了系统数学模型,并对其系统性能进行了理论分析。采用MATLAB软件对系统进行了仿真实验。应用EDA技术设计了该锁相系统,并用FPGA予以实现。2全数字锁相环的结构及工作原理基于比例积分控制算法的三阶全数字锁相环的系统结构如图1所示。该系统由数字鉴相器(DPD)、数字环路滤波器(DLF

5、)和数控振荡器(DCO)三个部件组成。本锁相系统中由于数控振图1三阶全数字锁相环系统结构图荡器采用累加器的结构,因此,*收稿日期:2005-01-19修订日期:2005-04-14基金项目:湖南省自然科学基金资助项目(04JJ40045)第3期单长虹等:基于FPGA的高阶全数字锁相环的设计与实现77累加器输出的并行码就是数控振荡器的输出相位码B,它反映了输入信号和输出信号之间的瞬时相位差。鉴相器中的寄存器是由一组D触发器构成。DCO的输出相位码B并行送到D触发器的D端,在输入信号的正向过零点对D触发器采样,D触发器组的输出E

6、就表示该采样时刻的瞬时相位差,从而完成了数字鉴相功能。数字环路滤波器的主要作用是抑制噪声及高频分量,并且控制着环路相位校正的速度与精度。为了提高锁相系统的性能,设计了基于PI控制算法的二阶数字滤波器。其工作原理是对鉴相器输出的相位误差信号经一阶积分环节、二阶积分环节和比例环节调节后,分别产生积分控制参数NP1和NP2,以及比例控制参数NI,然后取这三个控制参数之和作为数控振荡器的控制参数。为使DLF输出的控制码组在同一瞬间并行送入DCO,在这两个环路部件之间接入一缓冲寄存器。数控振荡器是由全加器和寄存器构成的累加器组成。若累

7、加器位长为N,则低位输入端NL接DLF的控制码组G,高位NH接DCO自由振荡频率f的控制码组C(该参数可由设计者设定)。当控制码0组G均为‘0’时,DCO输出端最高位AN的输出信号的频率便是DCO的自由振荡频率f0。在环路锁定过程中,控制码组G不是全为零,此时累加器的累加结果将进位而改变累加器的分频系数,从而改变DCO输出信号的频率,实现比例积分控制参数对本地估算信号的控制作用,最终达到锁相的目的。3数字锁相环系统性能的理论分析3.1锁相环的系统结构若采样周期很短,并且把数字鉴相器、数字环路滤波器和数控振荡器的增益系数归并到

8、环路总增益一起考虑,可画出锁相环在Z域的系统结构如图2所示。图2中θ(Z)为锁相环的输入信号;θ(Z)为锁相环的io输出信号;K为环路总增益;K为比例环节系数;K为ab一阶积分环节系数;K为二阶积分环节系数。c由图2可以分别写出该锁相环开环、闭环和误差Z域传递函数:21ZZH(Z)=K+K

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。