基于FPGA的高阶全数字锁相环的设计与实现毕业论文

《基于FPGA的高阶全数字锁相环的设计与实现毕业论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、毕业论文（设计）原创性声明本人所呈交的毕业论文（设计）是我在导师的指导下进行的研究工作及取得的研究成果。据我所知，除文中已经注明引用的内容外，本论文（设计）不包含其他个人已经发表或撰写过的研究成果。对本论文（设计）的研究做出重要贡献的个人和集体，均已在文中作了明确说明并表示谢意。作者签名：日期：毕业论文（设计）授权使用说明本论文（设计）作者完全了解**学院有关保留、使用毕业论文（设计）的规定，学校有权保留论文（设计）并向相关部门送交论文（设计）的电子版和纸质版。有权将论文（设计）用于非赢利目的的少量复制并允许论文（设计）进入学校图书馆被查阅。学校可以公布论文（设计）的

2、全部或部分内容。保密的论文（设计）在解密后适用本规定。 作者签名：指导教师签名：日期：日期：注意事项1.设计（论文）的内容包括：1）封面（按教务处制定的标准封面格式制作）2）原创性声明3）中文摘要（300字左右）、关键词4）外文摘要、关键词5）目次页（附件不统一编入）6）论文主体部分：引言（或绪论）、正文、结论7）参考文献8）致谢9）附录（对论文支持必要时）2.论文字数要求：理工类设计（论文）正文字数不少于1万字（不包括图纸、程序清单等），文科类论文正文字数不少于1.2万字。3.附件包括：任务书、开题报告、外文译文、译文原文（复印件）。4.文字、图表要求：1）文字通顺

3、，语言流畅，书写字迹工整，打印字体及大小符合要求，无错别字，不准请他人代写2）工程设计类题目的图纸，要求部分用尺规绘制，部分用计算机绘制，所有图纸应符合国家技术标准规范。图表整洁，布局合理，文字注释必须使用工程字书写，不准用徒手画3）毕业论文须用A4单面打印，论文50页以上的双面打印4）图表应绘制于无格子的页面上5）软件工程类课题应有程序清单，并提供电子文档5.装订顺序1）设计（论文）2）附件：按照任务书、开题报告、外文译文、译文原文（复印件）次序装订3）其它基于FPGA的高阶全数字锁相环的设计与实现1引言　　锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，已

4、经成为各种电子设备中必不可少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对全数字锁相环的研究和应用得到了越来越多的关注。　　传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器，获得稳定的振荡控制数据。对于高阶全数字锁相环，其数字滤波器常常采用基于DSP的运算电路。这种结构的锁相环，当环路带宽很窄时，环路滤波器的实现将需要很大的电路量，这给专用集成电路的应用和片上系统SOC（systemonchip）的设计带来一定困难。另一种类型的全数字锁相环是采用脉冲序列低通滤波计数电路作为环路滤波器，如随机徘徊序列滤波器、先N后M序列

5、滤波器等。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算，获得可控振荡器模块的振荡控制参数。由于脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程，难以进行线性近似，因此，无法采用系统传递函数的分析方法确定锁相环的设计参数。不能实现对高阶数字锁相环性能指标的解藕控制和分析，无法满足较高的应用需求。　　本文提出了一种基于比例积分（PI）控制算法的高阶全数字锁相环。给出了该锁相系统的具体结构，建立了系统数学模型，并对其系统性能进行了理论分析。采用MATLAB软件对系统进行了仿真实验。应用EDA技术设计了该锁相系统，并用FPGA予以实现。2全数字锁相环的结构及工作

6、原理　　基于比例积分控制算法的三阶全数字锁相环的系统结构如图1所示。该系统由数字鉴相器（DPD）、数字环路滤波器（DLF）和数控振荡器（DCO）三个部件组成。图1三阶全数字锁相环系统结构图　　本锁相系统中由于数控振荡器采用累加器的结构，因此，累加器输出的并行码就是数控振荡器的输出相位码B，它反映了输入信号和输出信号之间的瞬时相位差。鉴相器中的寄存器是由一组D触发器构成。DCO的输出相位码B并行送到D触发器的D端，在输入信号的正向过零点对D触发器采样，D触发器组的输出E就表示该采样时刻的瞬时相位差，从而完成了数字鉴相功能。　　数字环路滤波器的主要作用是抑制噪声及高频分量

7、，并且控制着环路相位校正的速度与精度。为了提高锁相系统的性能，设计了基于PI控制算法的二阶数字滤波器。其工作原理是对鉴相器输出的相位误差信号经一阶积分环节、二阶积分环节和比例环节调节后，分别产生积分控制参数NP1和NP2，以及比例控制参数NI，然后取这三个控制参数之和作为数控振荡器的控制参数。为使DLF输出的控制码组在同一瞬间并行送入DCO，在这两个环路部件之间接入一缓冲寄存器。　　数控振荡器是由全加器和寄存器构成的累加器组成。若累加器位长为N，则低位输入端NL接DLF的控制码组G，高位NH接DCO自由振荡频率0f的控制码组C（该参数可由设计者设定）