2.5gbps时钟数据恢复电路的设计

2.5gbps时钟数据恢复电路的设计

ID:33959571

大小:2.79 MB

页数:90页

时间:2019-03-02

2.5gbps时钟数据恢复电路的设计_第1页
2.5gbps时钟数据恢复电路的设计_第2页
2.5gbps时钟数据恢复电路的设计_第3页
2.5gbps时钟数据恢复电路的设计_第4页
2.5gbps时钟数据恢复电路的设计_第5页
资源描述:

《2.5gbps时钟数据恢复电路的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、论文题目2.5Gbps时钟数据恢复电路的设计学科专业电子与通信工程指导教师田忠研究员作者姓名杨宗雄学号200922240334万方数据分类号密级注1UDC学位论文2.5Gbps时钟数据恢复电路的设计(题名和副题名)杨宗雄(作者姓名)指导教师姓名田忠研究员电子科技大学成都(职务、职称、学位、单位名称及地址)申请专业学位级别硕士专业名称电子与通信工程论文提交日期2012.5论文答辩日期2012.6学位授予单位和日期电子科技大学答辩委员会主席评阅人2012年月日注1:注明《国际十进分类法UDC》的类号。万方数据独创性声明本人声明所呈交的学位论文是本人在导师

2、指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名:日期:年月日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等

3、复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)签名:导师签名:日期:年月日万方数据摘要摘要随着处理器性能的不断提高,使得系统间通信对带宽的要求也进一步提高。在Gbps速率通信中,高速串行通信技术与传统的并行结构相比更具有吸引力,并得到了广泛的应用。在高速串行数据通信系统中,时钟数据恢复电路主要的功能是从输入的数据流中提取出合适的时钟信号,并通过数据重定时恢复出数据,消除在传输过程中引入的抖动和失真,将数据解串后输出以便后续电路进行处理,其性能决定了整个串行传输系统的性能。本文设计了一款基于0.13μm1P8MCMOS工艺,工作在2

4、.5Gbps的时钟数据恢复电路。电路结构上采用了基于半数字双环路的结构,相对独立的频率锁定环路和相位锁定环路,解决了传统的基于PLL结构的带宽折中问题。在时钟结构上采用了半速率时钟方式,降低了环形振荡器的工作频率。在相位锁定环路中,采用半速率Alexander鉴相器,相位的控制与调节由数字电路实现,降低了系统对工艺的敏感度,并且使得设计可以方便的扩展应用到多通道串行通信链路中,通过多通道共享频率锁定环路的方式,降低了整体功耗和版图面积。本文的主要研究内容包括以下几个方面:(1)锁相环电路的原理与传输函数的研究,以此理论为指导设计了一款低抖动的输出频率

5、为1.25GHz的锁相环,其中采用了自偏置的结构,使得电路对电源电压的变化有很好的抑制作用。(2)相位锁定环路的调节以及相位插值单元的研究。分析了相位锁定环路中相位调节的原理,详细分析了影响相位插值器非线性的因素,以此作为指导来设计电路,采用数字电路来控制相位插值单元,从VCO输出的信号中得到相位更加准确的时钟信号。(3)高速模拟电路以及数模混合电路版图设计的研究。对版图设计中需要注意的事项,以及常见的问题和解决的方法做了研究。22本设计芯片版图面积为1.97mm,其中CDR电路版图面积为0.46mm。CDR7仿真结果表明,在输入为21的伪随机非归

6、零码(NRZ码)的情况下,系统恢复的时钟的抖动为34.7ps,功耗为53.6mW。关键词:串行通信,时钟数据恢复,锁相环,相位插值I万方数据ABSTRACTABSTRACTThedramaticincreasinginprocessingpowerhasrapidlyscaledon-chipaggregatebandwidths.Asdataratesenterthemulti-Gbpsrange,thehighspeedserialdatacommunicationarchitecturesbecomesattractiveascomparedw

7、ithtraditionalparallelarchitecturesandgetsawidespreadapplication.Inserialdatacommunicationsystems,theCDRcircuitisresponsibleforextractingandregeneratingareasonableclocksignal,andrecoveringdatafromtheincomingdatastream.Therecoveredclockremovesthejitteranddistortioninthedatabyret

8、imingandde-serializesdatastreamtoparallelforfurtherpro

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。