40gbs serdes系统的时钟数据恢复电路优化设计

40gbs serdes系统的时钟数据恢复电路优化设计

ID:35030083

大小:7.01 MB

页数:75页

时间:2019-03-16

40gbs serdes系统的时钟数据恢复电路优化设计_第1页
40gbs serdes系统的时钟数据恢复电路优化设计_第2页
40gbs serdes系统的时钟数据恢复电路优化设计_第3页
40gbs serdes系统的时钟数据恢复电路优化设计_第4页
40gbs serdes系统的时钟数据恢复电路优化设计_第5页
资源描述:

《40gbs serdes系统的时钟数据恢复电路优化设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、:学校饌10286....';分类号…―贩―懲.巧巧?班‘.公开,UD。一^‘:'\,^|矣打:.:学号:户—一—區撼打’.,*'■"?r--?,?■->??I..;/*秦兩:kf硕±学位论文40Gb/sSerDes系统的时钟数据懷复电路优化设计研巧生姓名:石捷锋导师姓名:i马军教授申请学位类别工学硕±学位授予单位东南大学工箱领域名称电子巧学与技术论文答辩日期2016年3月3日研究方向电路与系统学

2、位授予日期2016年月日答辩委员会丰席王志功教授评阅人蒋立平教授李文规教巧2016年3月6日OtimalDesinofClockandDataRecoverpgyCircuitfor40Gb/sSerDesAThesisSubmi行ed化SoutheastUniversityFortheAcademicDereeofMasterofEnineeringggBYShiJiefengSuervisedbpy

3、Prof.FenJungSchoolofInformationScienceandEnineeringgSoutheastUniversityMarch2016东南大学学位论文独剑性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加W标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同志对本研究所做的任

4、何贡献均已在论文中作了明确的说明并表示了谢意。;研究生签名:文;曰期;%'《4巧7巧幸东南大学学位论文使用授权齊明东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档,可W采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相-致。除在保密期内的保密论文外,允许论文被查阅和借阅,可W公布(包括W电子信息形式刊登)论文的全部内容或中、英文摘要等部分内容。论文的公布(包括W电子信息形式刊登)授权东南大学研究生院办理。

5、::日期;W。研究生签名.导师签名2^鄭间7^摘要,传统的并行通信技术由于自身的非理想因素遭遇瓶颈在超髙速应用中,逐渐被传输速率更快、成本更低的串行通信技术取代,从接收到的伴。时钟数据恢复电路(CDR)是接收系统的核必单元有抖动的数据流中恢复出低科动的时钟,为后续电路提供时钟信号,并利用该时钟对数据流再定时,恢复出眼图清晰的数据信号供后续电路处理。SMC65nm-本文采用TLPCMOS工艺设计了基于PLL型40Gb/sSerDes系统的半速率BangBan

6、g(-nCDR,主要包括:正交压控振荡器QVCO)、半速率BangBag鉴相器(BBPD)、环路滤波器和缓冲器等关键模块,。本次设计的目标是在减小芯片面积的基础上降低功耗主要是从模块结构选择与-改进和电路参数上进行优化,BCDR抖动特性,详细推导了抖。在理论上本文详细分析了Bangang动传输-、科动容限和辑动产生指标与环路参数的关系,并提出BangBangCDR的设计流程。在电路置型NMOS交叉穎合对的LC-设计上,QVCO由两个相同的尾电流偏VCO反相稱合构成,减小

7、寄生参数和工作在更高的频率,并对LC谐振腔的0值、VCO调谐范围与线性度进行优化。对半速率BBPD结构进行改进,W提高正交时钟信号负载的对称性并减小正交时钟信号的负载电容。其中,锁存器采用伪差分结构W提高电路工作速度,时钟管采用高阔值管W实现电路级联,并对其中的D触发器结构进行改进,,降低功耗的同时提高电路工作速度。同时BBPD中的异或口采用对称结构,消除了两输入信号路径不对称问题,并与电流比较器构成对称的电流传输结构,取代了传统的电压传输结构,提高整体电路的工作速度。在版图设计

8、上,采用深N阱等技术W减小噪声親合干扰,优化抖动性能。VCO可-:9后仿真结果表明在TT工艺角下.37GHZ20.71GHZ,20G,Q实现1的调谐范围在Hz。-附近可实现相位噪声为102.53犯c/Hz@lMHz,正交时钟信号相位差为90.95;CDR实现了正确的时钟恢复和1:2数据分接,其中1.844s(化037UI),数据抖动为3.146S(0.063UI)。,时钟抖动为pP压控振荡器-:PIXBB关键字;时钟数据恢复电路;正交;半速率

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。