高速低抖动cmos时钟稳定电路设计研究

《高速低抖动cmos时钟稳定电路设计研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、高速低抖动CMOS时钟稳定电路设计研究作者姓名蒋樱子导师姓名、职称杨银堂教授一级学科电子科学与技术二级学科微电子学与固体电子学申请学位类别工学硕士提交学位论文日期2014年11月学校代码10701学号1211122685分类TN82号TN4密级公开西安电子科技大学硕士学位论文高速低抖动CMOS时钟稳定电路设计研究作者姓名：蒋樱子一级学科：电子科学与技术二级学科：微电子学与固体电子学学位类别：工学硕士指导教师姓名、职称：杨银堂教授提交日期：2014年11月DesignofAHigh-SpeedLow

2、-JitterCMOSClockStabilizationCircuitAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicScienceandTechnologyByJiangYingziSupervisor:Prof.YangYintangNov2014西安电子科技大学学位论文独创性（或创新性）声明秉承学校严谨的学风和优良的科学道德，本人声明

3、所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文若有不实之处，本人承担一切法律责任。本人签名：日期：西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论

4、文工作的知识产权单位属于西安电子科技大学。学校有权保留送交论文的复印件，允许查阅、借阅论文；学校可以公布论文的全部或部分内容，允许采用影印、缩印或其它复制手段保存论文。同时本人保证，获得学位后结合学位论文研究成果撰写的文章，署名单位为西安电子科技大学。保密的学位论文在年解密后适用本授权书本人签名：导师签名：日期：日期：摘要摘要在通信技术与半导体产业迅猛发展的今天，模数/数模转换器的应用越发广泛，对其性能的要求越发苛刻，因此针对该领域的研究也越发深入。其中，采样时钟系统的性能严重影响着整体模数/数模

5、转换器的功能与性能指标，而业内大多数为模数/数模转换器提供稳定时钟信号的相关电路都是基于锁相环与延迟锁相环设计研制的。在这样的背景下，本文首先对锁相环与延迟锁相环基本工作原理进行分析比较，接着根据相位噪声与时钟抖动的定义与成因分析了时钟抖动对整个模数转换器系统的影响。在这基础上，本文提出了一种应用于高速高精度流水线模数转换器（PipelineA/DConverter）的低抖动CMOS时钟稳定电路。本文首先根据电路应用的频率范围，稳定性需求以及功耗要求，决定采用延迟锁相环原理进行设计。其次，本文提出

6、的时钟稳定电路不同于以往延迟锁相环结构，主要是通过设计边沿检测电路对不断调制中的反馈信号进行边沿检测，输出所需的时钟边沿，从而使输出信号频率跟随输入信号，反馈回来的时钟输出方波信号作用于电荷泵电流源与电流沉，进而对环路滤波器中电容的充放电大小进行控制，造成该电容上积累电荷的变化，形成对后级压控延迟电路延迟时间的控制，对延迟时间的不断调制会直接反映在输出信号占空比的调整上，最终形成上述的反馈环路。通过与双边沿调制方式进行比较，本文提出的单边沿调制方式，能够显著降低由时钟稳定电路自身所引入的时钟抖动，

7、既节省了整体电路版图的面积也降低了电路的复杂度，并针对影响时钟稳定电路多项关键性能的电荷泵环路进行优化设计。由于存在于电荷泵环路中例如充放电电流的电流匹配等问题，对于输出占空比大小精度以及时钟抖动性能有着重要的影响，本文设计使用结合式电荷泵结构以及自偏置电流镜达到有效降低电荷共享效应影响的目的，并在一定程度上降低了电流失配。基于D触发器结构的启动电路可以实现对输出占空比最大值的初始化，能够有效地提高环路锁定时间。抖动退化放大器的设计也在一定程度上改善了时钟抖动性能。通过对压控延迟单元的合理设计，使

8、整体时钟稳定电路精准地实现目标占空比而无需引入任何参考信号或设计任何额外的基准电压，这不仅将从根本上降低了电路的设计难度、复杂度以及总功耗，同时良好地抑制了由工艺、温度漂移及电源电压不稳定造成的一系列非理想因素对占空比精度以及时钟抖动的影响。应用带密勒补偿的二阶低通滤波器，可以在减少版图面积的同时，能够较好地降低纹波电压的波动，保证整个时钟稳定电路的稳定性与环路锁定速度之间的折衷。I西安电子科技大学硕士学位论文本文提出的高速低抖动CMOS时钟稳定电路基于SMIC65nm1.2V/2