可编程逻辑器件原理及应用eda-课程报告

可编程逻辑器件原理及应用eda-课程报告

ID:33462986

大小:902.00 KB

页数:20页

时间:2019-02-26

可编程逻辑器件原理及应用eda-课程报告_第1页
可编程逻辑器件原理及应用eda-课程报告_第2页
可编程逻辑器件原理及应用eda-课程报告_第3页
可编程逻辑器件原理及应用eda-课程报告_第4页
可编程逻辑器件原理及应用eda-课程报告_第5页
资源描述:

《可编程逻辑器件原理及应用eda-课程报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、EDA课程报告班级:072134学号:20131000000姓名:专业:机械设计制造及其自动化指导教师:雷波2016年11月目录实验一3-8译码器……………………………………………………1一、实验目的…………………………………………………………………………二、实验硬件要求……………………………………………………………………三、实验电路连线与实验结果………………………………………………………四、原理图法…………………………………………………………………………五、 3-8译码器的文本描述 …………………………………………………………六、真值表……………………………

2、………………………………………………七、软件仿真结果……………………………………………………………………实验二扫描显示电路驱动设计………………………………………一、实验目的…………………………………………………………………………二、实验硬件要求……………………………………………………………………三、实验步骤…………………………………………………………………………四、实验电路连线与实验结果………………………………………………………五、数码管译码器的文本描述 与仿真………………………………………………六、分频器的文本描述 与仿真………………………………………………

3、………七、片选模块文本描述 与仿真………………………………………………………八、顶层设计…………………………………………………………………………实验三全减器的设计…………………………………………………一、实验目的…………………………………………………………………………二、实验硬件要求:…………………………………………………………………三、实验电路连线与实验结果………………………………………………………四、方法一(原理图法)……………………………………………………………五、方法二(半减器原理图例化法)………………………………………………六、方法三(文本输入法)…

4、………………………………………………………七、方法四(文本输入与原理图结合法)…………………………………………实验一3-8译码器一、实验目的:通过一个简单的3—8译码器的设计,掌握逻辑电路的设计方法。二、实验硬件要求:1、输入:DIP拨码开关3位2、输出:LED灯3、主芯片:EP2C8Q208C8三、实验电路连线与实验结果4位DIP拨码开关1-4对应的FPGA管脚为pin128,127,118,117,可任意选取三位使用。8个LED灯对应管脚为pin133,134,135,137,138,139,141,142。拨动拨码开关,观察LED灯与输入状态的对应关系与

5、真值表的情况是否一致。四、原理图法:根据实验指导书所给出的原理图,在QuartusII9.0中,新建一个工程,并进入原理图编辑界面。插入非门、与门等原件,并按顺序连线,注意不要漏连或未连接上。所有元器件插入并连接完后,检查一遍。程序编译前,先将其他闲置端口设置为高阻态(保护实验器材,防止不必要的损坏),随后编译。编译无报错,即可开始波形仿真,点击菜单栏创建波形文件并把设置结束时间为50微秒。右键点击Insert-NodeFinder,将各端口插入到波形文件中。调整A、B、C波形,使其按序排列组成所有可能的情况,点StartSimulation进行仿真。仿真后,

6、若无错误,结果会出现阶梯状波形。这时可以开始安装驱动程序,烧录程序到实验室的开发板中,我选择的是选择JTAG方式传输数据。烧录完成后使用开发板上的3个开关模拟输入,并观察上方LED的亮灭状况。五、 3-8译码器的文本描述 因为已知3-8译码器的真值表,且原理图连线较多,元件之间逻辑关系显得较为复杂,故采用CASE语句,运用真值表编写程序。代码如下: library ieee; use ieee.std_logic_1164.all; entity yima38 is port (A,B,C:in std_logic;         D0,D1,D2,D3,D

7、4,D5,D6,D7:out std_logic); end entity yima38; architecture bhv of yima38 is signal abc :std_logic_vector(2 downto 0);  signal D :std_logic_vector(7 downto 0);    begin abc <= A&B&C; process(abc) begin case abc is when "000"=>D<="00000001"; when "100"=>D<="00000010"; when "010"=>D<="

8、00000100";when "110

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。