可编程逻辑器件原理应用与实验课程实验报告--led控制

可编程逻辑器件原理应用与实验课程实验报告--led控制

ID:33636220

大小:1.99 MB

页数:34页

时间:2019-02-27

可编程逻辑器件原理应用与实验课程实验报告--led控制_第1页
可编程逻辑器件原理应用与实验课程实验报告--led控制_第2页
可编程逻辑器件原理应用与实验课程实验报告--led控制_第3页
可编程逻辑器件原理应用与实验课程实验报告--led控制_第4页
可编程逻辑器件原理应用与实验课程实验报告--led控制_第5页
资源描述:

《可编程逻辑器件原理应用与实验课程实验报告--led控制》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、xx电子科技大学可编程逻辑器件原理、应用与实验课程实验报告实验名称LED控制成绩研究生院学院xx班姓名学号14同作者实验日期2017年6月16日指导教师评语:指导教师:年月日实验报告内容基本要求及参考格式一、实验目的二、实验所用仪器(或实验环境)三、实验基本原理及步骤(或方案设计及理论计算)四、实验数据记录(或仿真及软件设计)五、实验结果分析及回答问题(或测试环境及测试结果)实验一、LED控制一、实验目的目的:使用六个拨码开关控制六个LED的亮灭,搭建开发环境,熟悉开发流程,掌握该开发班的调试方法;二、实验所用仪器(或实验环境)开发环境:(1)基于CycloneEP2C35F

2、PGA的ICETEK-EP2C35-A评估板(图1);(2)PC机一台,开发软件为QuartusII13.0。图1开发板一、实验基本原理及步骤(或方案设计及理论计算)实验基本原理:在FPGA中通过拨码开关来控制LED,编写代码如下:moduleled(SYS_RESET,SYS_CLKIN,SW,LED);inputSYS_RESET,SYS_CLKIN;inputwire[6:1]SW;outputwire[6:1]LED;assignLED=SW;endmodule实验步骤:1.新建文件夹,命名为LED,打开软件QuartusII13.0;2.建立工程并选器件;3.编辑代

3、码;4.综合;5.管脚分配在QuartusII13.0主界面中,点击Pinplanner,进行管脚分配,具体配置如下:图2管脚映射6.烧写程序:在QuartusII13.0主界面中,点击Programmer图标,选择工程产生的sof文件,完成烧写;7.观察实验现象。一、实验数据记录(或仿真及软件设计)实验现象:拨动拨码开关SW1~SW6可以分别控制LED1~LED6的亮灭。图3实验现象一、实验结果分析及回答问题(或测试环境及测试结果)通过本次实验,安装了USB-Blaster驱动,搭建了基于QuartusII13.0的开发环境,完成了程序的烧写,熟悉了该开发板的调试流程,为后

4、续的实验打下了基础。xx电子科技大学可编程逻辑器件原理、应用与实验课程实验报告实验名称VGA控制器的设计与实现成绩研究生院学院xx班姓名王冠雄学号同作者实验日期2017年6月16日指导教师评语:指导教师:年月日实验报告内容基本要求及参考格式一、实验目的二、实验所用仪器(或实验环境)三、实验基本原理及步骤(或方案设计及理论计算)四、实验数据记录(或仿真及软件设计)五、实验结果分析及回答问题(或测试环境及测试结果)实验二、VGA控制器的设计与实现一、实验目的目的:设计VGA控制器,驱动电脑显示器;功能要求:使用开发板上的VGA接口连接电脑显示器,使显示器显示相应图案,分辨率为64

5、0×480,刷新频率为60Hz,支持一键复位。二、实验所用仪器(或实验环境)开发环境:(1)基于CycloneEP2C35FPGA的ICETEK-EP2C35-A评估板(图1);(2)PC机一台,开发软件为QuartusII13.0;(3)液晶显示器一台,VGA数据线一根。图1开发板三、实验基本原理及步骤(或方案设计及理论计算)实验基本原理:如VGA原理图(图2)所示,FPGA产生30路RGB数据(RGB各10路)经过DA转换芯片ADV7123转化为三路RGB模拟信号输出,并由板载VGA接口引出,并由FPGA产生VGA_CBLK、VGA_SYN、VGA_PCLK信号来控制三路

6、DA转换后的RGB信号的输出,VGA_HSYNC为行扫描信号,VGA_VSYNC位列扫描信号,行列扫描信号控制屏幕的分辨率和刷新速率。图2VGA接口原理图具体控制策略如下:VGA_R[9:0]:红色数据信号输入;VGA_G[9:0]:绿色数据信号输入;VGA_B[9:0]:蓝色数据信号输入;VGA_HSYNC:行扫描信号,由下列部分构成;本实验中设定分辨率为640×480,基准时钟25MHz,场频60Hz,行频31.25KHz,那么行扫描时序设置如下(单位:基准时钟周期);a:行同步时期,扫描地址复位,低电平,持续长度96;b:行消隐后肩,数据建立时间,高电平,持续长度48;

7、c:行显示时期,数据有效区域,高电平,持续长度640;d:行消隐前肩,扫描地址转移的准备,高电平,持续长度16;e:行扫描总时间,一行扫描的总时间,持续长度800。VGA_VSYNC:列扫描信号;本实验中设定分辨率为640×480,基准时钟25MHz,场频60Hz,行频31.25KHz,那么列扫描时序设置如下(单位:行扫描周期);a:场同步时期,扫描地址复位,低电平,持续长度2;b:场消隐后肩,数据建立时间,高电平,持续长度33;c:场显示时期,数据有效区域,高电平,持续长度480;d:场消隐前肩,扫描

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。