多路数据选择器实验报告

多路数据选择器实验报告

ID:30130866

大小:18.18 KB

页数:8页

时间:2018-12-27

多路数据选择器实验报告_第1页
多路数据选择器实验报告_第2页
多路数据选择器实验报告_第3页
多路数据选择器实验报告_第4页
多路数据选择器实验报告_第5页
资源描述:

《多路数据选择器实验报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划多路数据选择器实验报告  四选一数据选择器  11微电子黄跃  【实验目的】  1.四选一数据选择器,  2.学习VerilogHDL文本文件进行逻辑设计输入;3.学习设计仿真工具modelsim的使用方法;  【实验内容】  1.实现四选一数据选择器的“Verilog”语言设计。2.设计仿真文件,进行验证。  【实验原理】  数据选择器又称为多路转换器或多路开关,它是数字系统中常用的一种典型电路。其主要功能是从多路数据中选择其中一路信号发送出去。所以它是一个多输入、单输出的组

2、合逻辑电路。  4选1数据选择器的元件符号如图一所示,其中D0、D1、D2、D3是4位数据输入端,A0和A0是控制输入端,Y是数据输出端。当A1A0=00时,输出Y=D1;A1A0=01时,Y=D1;A1A0=10时,Y=D2;A1A0=11,Y=D3。。  由真值表写出输出逻辑表达式F  =(10)D0+(1A0)D1+(A10)D2+(A1A0)D3目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在这个行业的安全感。为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划

3、多路数据选择器实验报告  四选一数据选择器  11微电子黄跃  【实验目的】  1.四选一数据选择器,  2.学习VerilogHDL文本文件进行逻辑设计输入;3.学习设计仿真工具modelsim的使用方法;  【实验内容】  1.实现四选一数据选择器的“Verilog”语言设计。2.设计仿真文件,进行验证。  【实验原理】  数据选择器又称为多路转换器或多路开关,它是数字系统中常用的一种典型电路。其主要功能是从多路数据中选择其中一路信号发送出去。所以它是一个多输入、单输出的组合逻辑电路。  4选1数据选择器的元件符号如图一所示,其中D0、D1、D2、D3是4位数据输入端,A0和A0是控

4、制输入端,Y是数据输出端。当A1A0=00时,输出Y=D1;A1A0=01时,Y=D1;A1A0=10时,Y=D2;A1A0=11,Y=D3。。  由真值表写出输出逻辑表达式F  =(10)D0+(1A0)D1+(A10)D2+(A1A0)D3目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在这个行业的安全感。为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划  由逻辑表达式做出逻辑电路图。  【程序源代码】  modulemux4_1(sel,in,out);inpu

5、t[1:0]sel;input[3:0]in;outputout;regout;  always@(selorin)begincase({sel[1],sel[0]})2'b00:out=in[0];2'b01:out=in[1];2'b10:out=in[2];2'b11:out=in[3];default:out=1'bx;endcase  end  Endmodule  测试程序代码如下:moduletest_mux4_1;reg[1:0]S;reg[3:0]IN;wireY;  mux4_1M1(.sel(S),.in(IN),.out(Y));  always#10IN[0]=

6、~IN[0];always#20IN[1]=~IN[1];always#40IN[2]=~IN[2];always#80IN[3]=~IN[3];initial  beginS=1'b0;IN=4'h0;#100$stop;end  always#10S=S+1;endmodule  【仿真和测试结果】  【实验心得和体会】目的-通过该培训员工可对保安行业有初步了解,并感受到安保行业的发展的巨大潜力,可提升其的专业水平,并确保其在这个行业的安全感。为了适应公司新战略的发展,保障停车场安保新项目的正常、顺利开展,特制定安保从业人员的业务技能及个人素质的培训计划  这次实验与上次相比有明显的

7、进步,通过这次实验我对modelsim的应用更加得心应手,深切的体会到了verilog是一种描述性语言,这次实验总的来说是比较顺利的,但在实验过程中还是遇到了一些问题,比如端口的匹配问题,在写程序的时候误将位宽写在了变量名的后面,虽然程序能够运行但有警告,仿真波形是错误的,可见在写程序时警告有时也是致命的,这要求我们在学习的过程中思想一定要严谨!其次在做实验时一定要多想,例如在学习这门课时,书上说在模块外部输入可以是wire型或re

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。