多路数据选择器奇偶检验器设计

多路数据选择器奇偶检验器设计

ID:18352763

大小:566.00 KB

页数:29页

时间:2018-09-17

多路数据选择器奇偶检验器设计_第1页
多路数据选择器奇偶检验器设计_第2页
多路数据选择器奇偶检验器设计_第3页
多路数据选择器奇偶检验器设计_第4页
多路数据选择器奇偶检验器设计_第5页
资源描述:

《多路数据选择器奇偶检验器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、农业工程学院课程设计说明书EDA技术课程设计任务书设计题目:多路数据选择器、奇偶检验器一、设计目的进一步巩固理论知识,培养所学理论知识在实际中的应用能力;掌握EDA设计的一般方法;熟悉一种EDA软件,掌握一般EDA系统的调试方法;利用EDA软件设计一个电子技术综合问题,培养VHDL编程、书写技术报告的能力。为以后进行工程实际问题的研究打下设计基础。二、设计任务(1)设计一个8选1的数据选择器,有8位数据输入端,1位数据输出端,通过3位地址输入信号寻址,并具有输出使能功能。(2)设计一个奇偶检验器,要求模拟串行数据输

2、入,并可对其进行奇偶校验。例如对于1位开始位、8位数据位和1位奇偶校验位的10位串行数据,由1个按键根据时序逐个输入,数码管应实时提示当前应输入的数据序号;奇校验或偶校验模式应能设置,odd代表奇校验,eve表示偶校验。显示格式例子:显示odd-9表示当前模式为奇校验,当前应输入第9位(即数据位的第8位)数据;显示odd-PASS则表示奇校验通过;显示odd-FFFF则表示奇校验失败。三、设计要求(1)通过对相应文献的收集、分析以及总结,给出相应课题的背景、意义及现状研究分析。(2)通过课题设计,掌握计算机组成原理

3、的分析方法和设计方法。(3)学习按要求编写课程设计报告书,能正确阐述设计和实验结果。(4)学生应抱着严谨认真的态度积极投入到课程设计过程中,认真查阅相应文献以及实现,给出个人分析、设计以及实现。四、设计时间安排查找相关资料(1天)、设计并绘制系统原理图(2天)、编写VHDL程序(2天)、调试(2天)、编写设计报告(2天)和答辩(1天)。五、主要参考文献农业工程学院课程设计说明书[1]江国强编著.EDA技术与实用(第三版).北京:电子工业出版社,2011.[2]曹昕燕,周凤臣.EDA技术实验与课程设计.北京:清华大学

4、出版社,2006.5[3]阎石主编.数字电子技术基础.北京:高等教育出版社,2003.指导教师签字:年月日农业工程学院课程设计说明书多路数据选择器,奇偶校验器摘要电子设计自动化EDA工具软件QuartusⅡ,设计者以硬件描述语言VHDL或VerilogHDL来完成设计文件,然后由计算机自动完成逻辑编译,化简,分割,综合,优化,布局,布线,仿真,直至对于特定芯片的适配编译,逻辑映射和编程下载等工作。通过采用对QuartusⅡ的使用,对原理输入法,设计数字电路和系统,用实验开发系统或开发板对设计电路进行硬件实验的方法有

5、一定的了解。本次的课程设计是多路数据选择器,奇偶校验器,是以VHDL语言来编写程序,在QuartusⅡ中进行调试,仿真,等来成要求。整个过程分析所课程设计内容的原理,编写相对应的程序,对程序编译,对仿真的分析。从仿真的结果得出是否符合我们的要求。整个过程体会VHDL在数字电路设计领域的先进性和优越性。关键字:EDA,QuartusⅡ,数据选择器,奇偶校验器农业工程学院课程设计说明书目录第一章绪论11.1引言11.2课程设计目的11.3课程设计的内容1第二章EDA,VHDL简介22.1EDA简介22.2VHDL简介及

6、设计流程2第三章总体设计33.1数据选择器的工作原理33.2数据选择器的设计33.3奇偶校验器的设计原理53.4奇偶校验器的设计63.5显示模块14第四章系统仿真174.1数据选择器仿真图分析174.2奇偶寄存器仿真及分析184.3显示仿真19第五章总结20参考文献21农业工程学院课程设计说明书附录22农业工程学院课程设计说明书第一章绪论1.1引言近年来,EDA技术获得了飞速发展。传统电路设计应用分立元件或通用数字电路芯片设计周期长,花费大,而且往往局部功能优化,而整体功能较差。而EDA以计算机为平台,根据硬件描述

7、语言能自动地完成逻辑编译、化简分割、综合及优化,布局布线,仿真直至对特定目标芯片的适配编译,逻辑映射和编程下载等工作。以自顶向下的设计方法,使硬件设计软件化,摆脱了传统手工设计的众多缺点。随着EDA技术的深入发展,基于硬件描述语言的方法将有取代传统手工设计方法的趋势。VHDL或VerilogHDL是当前最流行并已成为IEEE标准的硬件描述语言。VHDL具有强大的功能,覆盖面广,描述能力强;有良好的可读性;具有良好的可移植性;可以延长设计的生命周期;支持对大规模设计的分解和已有设计的在利用等等。采用VerilogHD

8、L进行电路设计的最大优点是设计与工艺无关,不必考虑工艺实现时的具体细节,只需根据系统要求来设计实际的电路。本次课程设计就是采用VHDL设计了8选1数据选择器和奇偶校验器。1.2课程设计目的在计算机常要求对输入的数据进行选择,且为了能及时可靠地把数据传输给对方并有效地检测错误,在传输时必须要进行校验,而奇偶校验是比较常用的一种检错码。因此对数据选择器和奇偶校验

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。