资源描述：
《基于PLD与VHDL的多路输入多路输出数据选择器的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、第36卷第9期信息化研究Vo.l36No.92010年9月InformatizationResearchSep.2010基于PLD与VHDL的多路输入多路输出数据选择器的设计1,221伊鑫,黄利彬,吴克启(1.海军蚌埠士官学校,安徽省蚌埠市233012;2.海军指挥学院,江苏省南京市210016)摘要:利用PLD和VHDL语言进行硬件设计已经成为目前的趋势。多路输入多路输出数据选择器是网络通信中一种常用电路,传统方法的电路较为复杂,扩展性差。文中介绍了一种基于PLD
2、和VHDL语言的多路输入多路输出数据选择器的实现方法。结果表明,该方法一方面可以缩小器件的体积,提高数据选择器可扩展性,更加灵活地进行系统设计;另一方面,可以忽略内部的硬件结构,简化设计流程,提高系统的开发效率。关键词:数据选择器;VHDL;PLD;MaxplusII中图分类号:TP311VHDL语言是一种用于电路设计的高级语言。最0引言初是由美国国防部开发,供美军使用的范围较小的设[2]随着微电子技术的不断发展,电子设计的方法发计语言,用来提高设计的可靠性和缩短开发周期。生着翻天覆地的变化,利用PLD(可编程逻辑器件)和V
3、HDL目前已经发展成为标准语言,得到广大EDA及[3]VHDL(超高速集成电路硬件描述语言)进行数字电路ASIC(专用集成电路)厂商的支持。主要用于描述的设计已成为当今数字领域的趋势。该方法采用自上数字系统的结构、行为、功能和接口,运用VHDL语言而下的设计思路,由编译系统完成逻辑化简、综合、优进行硬件电路设计,主要特点是:较强的行为描述能化、布局布线,经逻辑映射下载到可编程器件中,能方力,支持层次化和模块化设计,丰富的仿真语句和库函便地实现各种逻辑功能,调试极其方便。数,较强的移植能力。多路输入多路输出电路是网络通信中经常使用的2
4、多路输入多路输出数据选择器的实现一种电路,通常由多路输入单路输出(多选一)数据选择器级联实现。本文用PLD和VHDL语言来设计多多路输入多路输出数据选择器在性能上应该满足路输入多路输出数据选择器。如下要求:每个输出端可以选择任何一路输入信号进行复现,多个输出端可同时选择同一输入信号,但每个1PLD和VHDL语言输出端在某一时刻只能选择一路输入信号作为输入;PLD是一种由用户编程来实现逻辑功能的逻辑器任意时刻,各个输出终端都可以根据需要选择新的输件。按照其内部包含的基本逻辑门数量,可编程逻辑入信号。简言之,输入信号与输出信号不是一
5、一对应器件可分为低密度可编程逻辑器件和高密度可编程逻的关系而是通过命令进行选择。由于输出端对信号的[1]辑器件。其中低密度器件包括早期的PROM,PLA,选择是任意的,因此必须增加与输出端口对应的输入PAL,GAL;高密度器件包括EPLD,CPLD,FPGA。目地址选择信号,即控制命令。由此可见,多路输入多路前,常用的可编程逻辑器件是CPLD和FPGA。随着可输出数据选择器与常用的多路输入单路输出数据选择编程逻辑器件技术的发展,每个逻辑器件中门电路的器相比,其性能更加的智能化、结构更加的复杂化。本数量越来越多,使得一个逻辑器件就能完
6、成本来需要文给出4路输入8路输出数据选择器的实现方法,更很多分立逻辑器件和存储芯片才能完成的工作。从复杂的或者更简单的多路输入多路输出数据选择器可而,大大降低了系统的功耗和成本,并且提高了系统的以在此基础上进行一定的修改即可实现。其实现原理可靠性。框图如图1所示。收稿日期:20100611;修回日期:20100701。43研究与设计信息化研究2010年9月architecturemuti_in4_out8ofmuti_in4_out8isbeginprocess(cs,clk)TYPEMatrixISARRAY(
7、0TO7)OFSTD_LOGIC_VECTOR(0TO1);variableaddr_temp:Matrix;beginifcs=0thennul;lelseif(clkEVENTandclk=1)then图1多路输入多路输出数据选择器原理框图foriin0to7loopaddr_temp(i):=addr_b(i)&addr_a(i);假定4路输入信号是频率或者初始电平不同的时endloop;钟信号,根据需要还可以将各路输入信号的数据线进foriin0to7loop行扩展,并且可更换
8、成其它类型的数据信号。将addr_if(addr_temp(i)="00")thena(i)和addr_b(i)合并成addr_s(i),作为对应输出端data_out(i)<=data_in(0);口的输入地址选
