基于vhdl智力竞赛抢答器的设计与实现说明书

《基于vhdl智力竞赛抢答器的设计与实现说明书》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、摘要本课程设计主要内容是利用EDA技术设计一个可容纳四组选手的智力竞赛抢答器，全面熟悉、掌握VHDL语言基本知识，掌握利用VHDL语言对常用的组合逻辑电路和时序逻辑电路编程。本课程设计的开发仿真工具是MAX+plusII，采用自顶向下、逐层细化的设计方法设计整套系统，顶层模块用图形描述，底层文件用VHDL语言描述。通过波形仿真，实现了智力竞赛抢答器的基本功能，达到了设计要求。关键字智力竞赛抢答器；EDA技术；VHDL；MAX+plusII；自顶向下1引言20世纪90年代，引进数字系统设计方法发生突破性变革的技术是VHDL（VeryHighSpeedIntegratedCircuitHard

2、wareDescriptionLanguage，超高速集成电路硬件描述语言）。它是一种IEEE-1076标准所规范的硬件描述语言，主要用于算法级、寄存器级到门级的多种抽象设计层次的数字系统建模，已成为电子设计自动化（EDA）的一种重要手段。本课程设计的主要目的是：全面熟悉、掌握VHDL语言基本知识，掌握利用VHDL语言对常用的的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来，熟悉编制和调试程序的技巧，掌握分析结果的若干有效方法，进一步提高上机动手能力，培养设计综合电路的能力，养成编写文档资料的习惯和规范编程的思想。2智力竞赛抢答器的主要功能设计一个4人参加的智力竞赛抢答计时器。该系统

3、具有回答问题时间控制的功能，要求回答问题时间小于等于100秒(显示为0～99)，时间显示采用倒计时方式。当达到限定时间时，发出声响以示警告；当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响，此时抢答器不再接受其他输入信号。智力竞赛抢答器的功能分块如图2-1所示。39顶层文件QDQdaojishi模块sanxuanyi模块pianxuan模块xianshi模块jianbie模块suocunqi模块zhuanhuan模块图2-1智力竞赛抢答器功能模块划分图该智力竞赛抢答器分为七个模块，分别为：鉴别模块、锁存器模块、转换模块、选择输出模块、倒计时模块、片选模块和显示模块。3主要功能的实现

4、3.1鉴别功能鉴别模块jianbie如图3-1所示，输入信号CLK和CLR，若CLR=“0”，表示无人按键，输出信号Q为0；若CLR=“1”，表示有人按键，输出信号Q为1。图3-1jianbie模块鉴别模块源代码如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYjianbieISPORT(CLK,CLR:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDjianbie;39ARCHITECTUREjianbie_mkOFjianbieISBEGINPROCESS(CLK,CLR)BEGINIFCLR='0'THEN--利用IF_TH

5、EN_ELSE语句Q<='0';ELSIFCLK'EVENTANDCLK='0'THEN--检测时钟下降沿Q<='1';ENDIF;ENDPROCESS;ENDjianbie_mk;鉴别模块程序调试波形如图3-2所示，给CLK一个时钟信号，在某一时刻开始赋给CLR一个高电平，则从下一个时钟下降沿开始Q输出高电平。图3-2鉴别模块仿真波形图3.2锁存器功能锁存器模块suocunqi如图3-3所示，锁存器对四位答题者的结果进行锁存，并将其赋给输出信号Q1，Q2，Q3，Q4。39图3-3suocunqi模块锁存器模块源代码如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164

6、.ALL;ENTITYsuocunqiISPORT(D1,D2,D3,D4:INSTD_LOGIC;CLK,CLR:INSTD_LOGIC;Q1,Q2,Q3,Q4,ALM:OUTSTD_LOGIC);ENDsuocunqi;ARCHITECTUREsuocunqi_mkOFsuocunqiISBEGINPROCESS(CLK)BEGINIFCLR='0'THENQ1<='0';Q2<='0';Q3<='0';Q4<='0';ALM<='0';ELSIFCLK'EVENTANDCLK='1'THEN--检测CLR为高电平，则有人抢答Q1<=D1;Q2<=D2;Q3<=D3;Q4<=D4;AL

7、M<='1';ENDIF;ENDPROCESS;ENDsuocunqi_mk;39锁存器模块程序调试波形如图3-4所示，给CLK一个时钟信号，在某一时刻开始赋给CLR一个高电平，则从下一个时钟上升沿开始：将D1赋给Q1、将D2赋给Q2、将D3赋给Q3、将D4赋给Q4，并输出ALM为1；在CLR为低电平时无输出。图3-4锁存器模块仿真波形图3.3转换功能转换模块zhuanhuan如图3-5所示，把抢答结果转化为一个四位二进