VHDL语言设计--智力竞赛抢答器设计.doc

《VHDL语言设计--智力竞赛抢答器设计.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《数字系统与逻辑设计》课程设计任务书一、设计目的全面熟悉、掌握VHDL语言基本知识，掌握利用VHDL语言对常用的的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来，熟悉编制和调试程序的技巧，掌握分析结果的若干有效方法，进一步提高上机动手能力，培养使用设计综合电路的能力，养成提供文档资料的习惯和规范编程的思想。二、设计要求1、设计正确，方案合理。2、界面友好，使用方便。3、程序精炼，结构清晰。4、设计报告5000字以上，含程序设计说明，用户使用说明，源程序清单及程序框图。5、上机演示。6、有详细的文档。文档中包括设计思路、设计仿真程序、仿真结果及相应的分析与结论。三、进度安排第

2、十九周星期一：课题讲解，查阅资料　星期二:总体设计，详细设计星期三：编程，上机调试、修改程序星期四：上机调试、完善程序星期五：答辩星期六-星期天：撰写课程设计报告附：课程设计报告装订顺序：封面、任务书、目录、正文、评分、附件（A4大小的图纸及程序清单）。正文的格式:一级标题用3号黑体,二级标题用四号宋体加粗,正文用小四号宋体;行距为22。正文的内容:一、课题的主要功能；二、课题的功能模块的划分（要求画出模块图）；三、主要功能的实现；四、程序调试；五、总结；六、附件（所有程序的原代码，要求对程序写出必要的注释）；目录1、课题的主要功能12、功能模块的划分13、主要功能的实现13.1

3、、鉴别功能13.2、锁存功能13.3、转换功能23.4、三选一功能23.5、倒计时功能23.6、片选功能23.7、显示功能24、程序调试34.1、调试方法34.2、各模块程序的调试35、总结66、附件76.1、鉴别模块代码76.2、锁存器模块源代码76.3、模块源代码86.4、三选一模块源代码96.5、倒计时模块源代码96.6、片选模块源代码116.7、显示模块源代码116.8、顶层文件源代码127、评分表151、课题的主要功能设计一个4人参加的智力竞赛抢答计时器。该系统具有回答问题时间控制的功能，要求回答问题时间小于等于100秒(显示为0～99)，时间显示采用倒计时方式。当达到

4、限定时间时，发出声响以示警告；当有某一参赛者首先按下抢答开关时，相应显示灯亮并伴有声响，此时抢答器不再接受其他输入信号。2、功能模块的划分顶层文件QDQdaojishi模块sanxuanyi模块pianxuan模块xianshi模块jianbie模块suocunqi模块zhuanhuan模块图1智能抢答器功能模块划分图该智能抢答器分为七个模块，分别为：鉴别模块、锁存器模块、转换模块、三选一模块、倒计时模块、偏心模块和显示模块。3、主要功能的实现3.1、鉴别功能鉴别模块jianbie如图2所示，输入信号CLK和CLR，若CLR=“0”，表示无人按键，输出信号Q为0；若CLR=“1”

5、，表示有人按键，输出信号Q为1。3.2、锁存功能锁存器模块suocunqi如图3所示，锁存器对四位答题者的结果进行锁存，并将其赋给输出信号Q1，Q2，Q3，Q4。3.3、转换功能转换模块zhuanhuan如图4所示，把抢答结果转化为二进制数。3.4、三选一功能三选一模块sanxuanyi如图5所示，用三位二进制数分别表示抢答者的号数及其倒计时，输出信号Q。3.5、倒计时功能倒计时模块daojishi如图6所示，用两个四位二进制数表示倒计时，定义变量HH，LL，由时钟CLK和使能信号EN控制。当HH==0，LL==0时，发出声音停止计时，输出H（XXX），L(XXX)。3.6、片选

6、功能片选模块pianxuan如图7所示，对三个七段数码管进行选择。3.7、显示功能显示模块xianshi如图8所示，将所有进程中的数值转换成七位二进制数。图2jianbie模块图3suocunqi模块图4zhuanhuan模块图5sanxuanyi模块图6daojishi模块图7pianxuan模块图8xiandhi模块4、程序调试4.1、调试方法(1)人工调试。写好一个程序后不能急于上机调试，而是先进行纸面上的检查,改正错误的地方。(2)上机调试。机器提示有多处错误，应先改第一条，后面的错误大多是因第一天错误引起的。4.2、各模块程序的调试(1)鉴别模块：图9鉴别模块仿真波形图

7、给CLK一个时钟信号，在某一时刻开始赋给CLR一个高电平，则从下一个时钟下降沿开始Q输出高电平。(2)锁存器模块：图10锁存器模块仿真波形图给CLK一个时钟信号，在某一时刻开始赋给CLR一个高电平，则从下一个时钟上升沿开始：将D1赋给Q1、将D2赋给Q2、将D3赋给Q3、将D4赋给Q4，并输出ALM；在CLR为低电平时无输出。(3)转换模块：图11转换模块仿真波形图通过此模块将D1D2D3D4的输入结果转换成Q1Q2Q3Q4这种四位二进制数。(4)三选一模块：图12三选一模块仿真