eda技术上机考试题目

《eda技术上机考试题目》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、学院专业姓名学号(密封线内不答题)……………………………………………………密………………………………………………封………………………………………线……………………………………线………………………………………学院专业姓名学号(密封线内不答题)……………………………………………………密………………………………………………封………………………………………线……………………………………线………………………………………_____________________…深圳大学期末考试试卷开/闭卷开卷A/B卷A课程编号课程名称EDA技术学分2

2、命题人(签字)审题人(签字)2011年5月11日题号一二三四五六七八九十基本题总分附加题得分评卷人设计考试题目：设计一个算术逻辑单元设计应完成的功能要求：系统有三种操作，分别是：1.算术逻辑单元的结构如下图所示：5位的操作数X和Y输入后暂存在寄存器A和B中，3位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作：000控制X+Y001控制X-Y010控制XandY011控制XorY《EDA技术》试卷1卷第10页共10页100控制notX101控制X逻辑左移2位结果输出到5位寄存器Z中。1

3、.要求寄存器A,B,C,D都有清零功能，它们采用相同的时钟。2.要求完成VHDL代码设计。3.要求有完整的仿真波形。考试形式和进程安排：1.本考试采用开卷考试的方式进行；2.整个考试过程将占用4周时间，其中前3周为设计阶段，第4周为上机面试阶段。（第14周～第17周）3.在前3周，学生应严格按照前面的设计功能要求，逐项完成设计报告的6点内容要求，并以设计报告为最终交卷内容；4.在第4周，将采用抽查的方式确定上机面试名单，并进行上机面试，重点考核VHDL代码设计的正确性和仿真验证的正确性。libraryIEEE;useIEEE

4、.STD_LOGIC_1164.ALL;useieee.std_logic_unsigned.all;--Uncommentthefollowinglibrarydeclarationifusing--arithmeticfunctionswithSignedorUnsignedvalues--useIEEE.NUMERIC_STD.ALL;--Uncommentthefollowinglibrarydeclarationifinstantiating--anyXilinxprimitivesinthiscode.--lib

5、raryUNISIM;--useUNISIM.VComponents.all;entityexamisPORT(x,y:inSTD_LOGIC_vector(0to4);cnt:inSTD_LOGIC_vector(0to2);z:outSTD_LOGIC_vector(0to4));endexam;《EDA技术》试卷1卷第10页共10页architectureBehavioralofexamis--signaltemp1,temp2,temp3,temp4,temp5,temp6:bit_vector(0to4);begi

6、nprocess(cnt)begincasecntiswhen"000"=>z<=x+y;when"001"=>z<=x-y;when"010"=>z<=xandy;when"011"=>z<=xory;when"100"=>z<=notx;when"101"=>z<=xsla2;whenothers=>null;endcase;endprocess;endBehavioral;《EDA技术》试卷1卷第10页共10页-------------------------------------------------------

7、---------------------------Company:--Engineer:----CreateDate:21:05:2306/14/2011--DesignName:alu--ModuleName:alutest.vhd--ProjectName:alu--TargetDevice:--Toolversions:--Description:----VHDLTestBenchCreatedbyISEformodule:alu----Dependencies:----Revision:--Revision0.0

8、1-FileCreated--AdditionalComments:----Notes:--Thistestbenchhasbeenautomaticallygeneratedusingtypesstd_logicand--std_logic_vectorfortheportsoftheu