用vhdl语言设计可逆计数器与微分电路

《用vhdl语言设计可逆计数器与微分电路》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、电子技术综合设计实验报告实验名称：设计入门系（科）：信息与科学技术系班级：180932学号：18093238姓名：完成时间：年4月2日南京师范大学实验14位BCD码可逆计数器一、实验目的1．学习QuartusII软件的基本使用方法；2．掌握VHDL语言设计方法；3．学习在QuartusII软件下原理图设计输入与仿真的方法；4．掌握BCD码计数器的VHDL语言的打设计方法；5.学习自底向上的层次化设计方法；二、实验设备软件：Quartus软件硬件：PC机一台三、实验内容用VHDL语言设计一个4位BCD码可逆计数器，输入为时钟clk和控制信号dir，输出为q[3..1]。四

2、、实验原理与分析（1）、计数器是十分常用的时序逻辑器件：常用于计数、分频、定时、产生节拍和脉冲序列；（2）、使用时应注意其功能特点和输入、输出信号的特性：电平/脉冲、正/负极性等。五、实验要求（1）BCD码即二-十进制码，用四位二进制位表示一位十进制数。（2）要求设计一个4位BCD码可逆计数器。（3）由输入端口dir控制计数的方向。dir=‘0’时，为加法计数器；dir=‘1’时，为减法计数器。六、实验结果（1）、程序代码截图如下：（2）、功能仿真图如下：实验2微分电路一、实验目的1．进一步熟悉QuartusII软件的基本使用方法；2．掌握VHDL语言设计方法；3．学习

3、在QuartusII软件下模块化电路设计方法；4.学习自底向上的层次化设计方法；5.学习在QuartusII软件下数字系统的基本设计与功能仿真的方法；二、实验设备软件：Quartus软件硬件：PC机一台三、实验内容用VHDL语言设计一个D触发器，输入为时钟clk和输入信号d，输出为q和nq。四、实验原理与分析（1）微分电路可把矩形波转换为尖脉冲波。（2）此电路的输出波形只反映输入波形的突变部分，即只有输入波形发生突变的瞬间才有输出，而对恒定部分则没有输出。五、实验要求（1）、用VHDL语言，采用自底向上的层次式设计方法来设计D触发器；（2）、生成D触发器模块符号；（3）

4、、创建顶层原理图文件，在原理图文件中调用D触发器模块和其它的逻辑门电路，来实现设计；（4）、用功能仿真的方法进行电路仿真。六、实验结果（1）D触发器程序代码截图如下：（2）原理图文件截图如下：（3）仿真波形截图如下：