学生实验报告书fpga实验报告改进

《学生实验报告书fpga实验报告改进》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、学生学号0121109320307实验课成绩学生实验报告书实验课程名称FPGA原理及应用开课学院信息学院指导教师姓名陈适学生姓名覃朝光学生专业班级通信1103班2013--2014学年第二学期实验教学管理基本规范实验是培养学生动手能力、分析解决问题能力的重要环节；实验报告是反映实验教学水平与质量的重要依据。为加强实验过程管理，改革实验成绩考核方法，改善实验教学效果，提高学生质量，特制定实验教学管理基本规范。1、本规范适用于理工科类专业实验课程，文、经、管、计算机类实验课程可根据具体情况参照执行或暂不执行

2、。2、每门实验课程一般会包括许多实验项目，除非常简单的验证演示性实验项目可以不写实验报告外，其他实验项目均应按本格式完成实验报告。3、实验报告应由实验预习、实验过程、结果分析三大部分组成。每部分均在实验成绩中占一定比例。各部分成绩的观测点、考核目标、所占比例可参考附表执行。各专业也可以根据具体情况，调整考核内容和评分标准。4、学生必须在完成实验预习内容的前提下进行实验。教师要在实验过程中抽查学生预习情况，在学生离开实验室前，检查学生实验操作和记录情况，并在实验报告第二部分教师签字栏签名，以确保实验记录的

3、真实性。5、教师应及时评阅学生的实验报告并给出各实验项目成绩，完整保存实验报告。在完成所有实验项目后，教师应按学生姓名将批改好的各实验项目实验报告装订成册，构成该实验课程总报告，按班级交课程承担单位（实验中心或实验室）保管存档。6、实验课程成绩按其类型采取百分制或优、良、中、及格和不及格五级评定。附表：实验考核参考内容及标准观测点考核目标成绩组成实验预习1．预习报告2．提问3．对于设计型实验，着重考查设计方案的科学性、可行性和创新性对实验目的和基本原理的认识程度，对实验方案的设计能力20%实验过程1．是

4、否按时参加实验2．对实验过程的熟悉程度3．对基本操作的规范程度4．对突发事件的应急处理能力5．实验原始记录的完整程度6．同学之间的团结协作精神着重考查学生的实验态度、基本操作技能；严谨的治学态度、团结协作精神30%结果分析1．所分析结果是否用原始记录数据2．计算结果是否正确3．实验结果分析是否合理4．对于综合实验，各项内容之间是否有分析、比较与判断等考查学生对实验数据处理和现象分析的能力；对专业知识的综合应用能力；事实求实的精神50%实验课程名称：__FPGA原理及应用____实验项目名称ISE9.1使

5、用流程实验实验成绩实验者覃朝光专业班级通信1103班组别2同组者实验日期2014年6月12日一、实验目的（1）熟悉ISE9.1的开发环境，掌握工程的生成方法。（2）熟悉SEED-XDTKXUPV2Pro实验与仿真设计的环境。二、实验仪器pc机一台三、实验内容（1）创建工程。（2）添加HDL资源文件。（3）配置一个应用程序完成设计。（4）设计的仿真及实现。四、实验步骤1创建工程1）双击桌面XilinxISE9.1的快捷方式，打开ISE工程管理器（ProjectNavigator）。2）打开ProjectN

6、avigator后，选择“File”→“NewProject”，弹出新建工程对话框3）在工程路径中单击“…”按钮，将工程指定到如下目录后单击“确定”按钮：4）在工程名称中输入Flow_lab，单击“Next”按钮，弹出器件特性对话框。器件族类型（DeviceFamily）选择“Virtex2P”，器件型号（Device）选择“XC2VP30ff896-7”，综合工具（SynthesisTool）选择“XST(VHDL/Verilog)”，仿真器（Simulator）选择“ISESimulator”，如图

7、1所示。5）单击“Next”按钮，弹出“CreateNewSource”对话框，可以使用这个对话框来创建新的HDL资源文件，或者也可以创建工程后，新建HDL资源文件。单击“Next”按钮，弹出添加存在资源对话框。6）单击“Next”按钮，弹出工程信息后单击“Finish”按钮，单击“OK”按钮，资源文件添加完成。图1特性对话框2添加HDL资源文件1）单击“AddSource”按钮，指向E:1.ISE9.1KCPSM3VHDL（Verilog）目录，选择kcpsm3_int_test和kcpsm3

8、文件，单击“Open”按钮，2）单击“Next”按钮，弹出工程信息后单击“Finish”按钮，3）单击“OK”按钮，资源文件添加完成3配置一个应用程序完成设计1）打开E:1.ISE9.1KCPSM3目录下的Assembler文件夹。注意，KCPSM3.exe汇编编译系统执行文件和ROM_form模板文件与两个PSM例子文件必须在这个目录下。紧记汇编编译器生成的用于程序内存的VHDL/Verilog文件会在这个目录下2）用文件编辑器打开