资源描述：
《深亚微米soc芯片物理设计中基于串扰的时序收敛方法》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、深亚微米SoC芯片物理设计中基于串扰的时序收敛方法2006年第23卷第】期微电子学与计算机85深亚微米SoC芯片物理设计中基于串扰的时序收敛方法王丽英杨军罗岚(东南大学国家专用集成电路系统工程技术研究中心.江苏南京210096)摘要:当芯片设计进入深亚微米,串扰效应引起大量的设计违规,尤其是对时序收敛产生很大的影响实际上串扰对电路时序性能的影响非常难估计,它不仅取决于电路互联拓扑,而且还取决于连线上信号的动态特征文章从串扰延时的产生原因开始分析,并提出了在0.181,zm及以下工艺条件下对串扰延时进行预防,分析和修复的时序收敛方法.关键词:深亚微米,串扰,时序收敛中图
2、法分类号:TN43文献标识码:A文章编号:1000—7180(2006)01～O85—04AMethodofTimingClosureBasedonCrosstalkinDeep—SubmicrometerPhysicalDesignofSoCChipWANGLi-ying,YANGJu.LUOLan(NationalASICEngineeringTechnologyResearchCenter,SoutheastUniversi~,Nanjing210096China)Abstract:WhenSoCdesigngoesintoDeep-Submicrometere
3、ra,crosstalkefiectscausealotofdesignviolati0ns.especiallytotimingclosure.Infact,itisdifficulttoestimatethecmsstalkeffectstocircuitpertbrmancesinceitn0tonlydependsoninterconnecttopoi.gYbutals.liesonthesignaldynamiccharacteristic.Thispaperstudiesthecauseof瑚talkandthenP"tmthodofhowtopreVen
4、t,analyzeandfixthecmsstalkfortimingclosureinDeep—SubmicmmeterphysicaldesignofSoCchip.Keywords:Deep-Submicrometer,Cmsstalk,TimingC10sure1引言随着工艺进入深亚微米,晶体管特征尺寸不断缩小,工作频率大幅度提高,由连线间耦合电容引起的串扰噪声会产生大量的时序违规和逻辑错误.严重影响到芯片的信号完整性串扰影响电路性能表现在:首先,它使受扰线产生毛刺,当毛刺足够大时会在时序元件上发生逻辑错误,这就是所谓的功能噪声;其次.当干扰线和受扰线在相反方
5、向发生跳变,引起跳变时间变长.当干扰线和受扰线在相同方向发生跳变.引起跳变时间变短,这就是延时噪声,严重影响到电路的时序性能,也是本文关注的问题.如图1所示.B是受扰线,A和C是干扰线,当干扰线和受扰线同时跳变时会在受扰线上产生跳变延时,严重破坏电路的时序性能.由于串扰会给芯片性能产生严重的不利影响.本文从工程实践的角度出发.较系统地分析串扰产生的原因,并提出一些消除和修复串扰的措施收稿日期:2005一O8一O1{1,,●,'f图l串拢引进的跳变延时2串扰分析基于串扰的路径延时的表达式【1】:∑((1)stgge其中是门的延时,金属连线的延时,是串扰引起的延时.串扰引
6、起的延时取决于信号的动态行为:微电子学与计算机2006年第23卷第'l期(1)信号的相对状态.跳变方向相同:<0,否则:0.(2)信号到达时间.信号同时到达将才会影响电路时序.目前,Milter和Ko1odnv圆提出了一种串扰延时效应的数学模型:乙----Tln(2IV~+I)【2)其中:由+RC一C汁C【3).,V枷由帜li).P.幽帜】)(+c】+cJ).尝(4)(R由般line)(c+c+日d)从式(1)～式(4)可以得出:降低可以减小,但是由于和一是对数关系,所以影响的主要参数为.所以根据式(1)～式(4),我们可以在逻辑综合和物理实现的时候采用下面相应
7、的措施来减小串扰延时:(1)使用强的驱动一降低Rdv;(2)限制扇出一降低C和C;(3)给长连线插入缓冲器和反相器一降低R和RliII.3串扰的预防串扰只有在布线之后才能获得准确数据.但是如果在设计初期采取预防措施可以大大降低串扰延时问题和消除一些很难在后面修复的问题.比如时钟网络和高扇出网络中串扰延时引起的时序违规在布线之后修复变得非常困难.时钟网络的每个接收端都有可能产生一个小的串扰延时.当这些延时加起来就足以产生时序违规.因此要在设计初期预防这种情况的发生3.1Astro进行Hoorplan阶段的串扰预防(1)调整驱动较强的输入Pad的位置;(
