eda技术实验教案21377new

eda技术实验教案21377new

ID:14001340

大小:464.50 KB

页数:23页

时间:2018-07-25

eda技术实验教案21377new_第1页
eda技术实验教案21377new_第2页
eda技术实验教案21377new_第3页
eda技术实验教案21377new_第4页
eda技术实验教案21377new_第5页
资源描述:

《eda技术实验教案21377new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、一、课程名称:EDA技术实验二、教材名称:《EDA技术使用教程》,潘松等编著。三、本课程教学目的、要求:介绍EDA的基本知识、常用的EDA工具的使用方法和目标器件的结构原理、VHDL设计输入方法(图形和文本)、VHDL仿真、VHDL的设计优化等。EDA技术作为重要的专业课程,其实践性强。在教学时要注重理论和实践的紧密结合,通过大量上机操作,使学生掌握VHDL的基本结构和编程思想。23实验1原理图输入方法及8位全加器设计(4课时)1)实验目的:熟悉利用MAX+plusⅡ的原理图输入方法设计简单组合电路,掌握层次化设计的方法

2、,并通过一个8位全加器的设计把握利用EDA软件进行电子电路设计的详细流程。2)实验报告要求:详细叙述8位加法器的设计流程;给出各层次的原理图及其对应的仿真波形图;给出加法器的延时情况。3)实验步骤:(1)设计一个一位半加器。步骤1:输入设计项目和存盘步骤2:输入半加器元件:步骤3:将项目设置为工程文件步骤4:选择目标器件并编译步骤5:时序仿真步骤6:包装元件入库选择菜单“File”→“Open”,在“Open”对话框中选择原理图编辑文件选项“GraphicEditorFiles”,然后选择h_adder.gdf,重新打开

3、半加器设计文件,然后选择如图4-5中“File”菜单的“CreateDefaultSymbol”项,将当前文件变成了一个包装好的单一元件(Symbol),并被放置在工程路径指定的目录中以备后用。(2)利用半加器组成一个一位全加器,并记录仿真结果。(3)利用全加器组成一个八位全加器,并记录仿真结果。实验二简单组合电路和时序电路设计(4课时)一、实验目的:熟悉Max+plusⅡ的VHDL文本设计流程全过程,学习简单组合电路和时序电路的设计和仿真方法。二、实验内容1:首先利用MAX+plusⅡ完成2选1多路选择器和一位全加器的

4、文本编辑输入和仿真测试等步骤,给出仿真波形,验证本项设计的功能。2:设计触发器(J-K),给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。3:先设计或门和一位半加器的VHDL描述文件,并进行仿真调试,再用元件例化的方法实现一位全加器,并仿真调试。要求记录VHDL文件内容和仿真波形结果。4:用一位全加器设计8为全加器。要求记录VHDL文件内容和仿真波形结果。(选作)参考程序23ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHIT

5、ECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYor2aISPORT(a,b:INSTD_LOGIC;c:OUTSTD_LOGIC);ENDENTITYor2a;ARCHITECTUREfu1OFor2aISBEGINc<=aORb;ENDARCHITECTUREfu1;半加器描述(1)LIBRARYIEE

6、E;USEIEEE.STD_LOGIC_1164.ALL;ENTITYadderISPORT(a,b:INSTD_LOGIC;co,so:OUTSTD_LOGIC);ENDENTITYadder;ARCHITECTUREfh1OFadderisBEGINso<=NOT(aXOR(NOTb));co<=aANDb;ENDARCHITECTUREfh1;1位二进制全加器顶层设计描述LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYf_adderISPORT(ain,bin,cin:IN

7、STD_LOGIC;cout,sum:OUTSTD_LOGIC);ENDENTITYf_adder;ARCHITECTUREfd1OFf_adderISCOMPONENTh_adderPORT(a,b:INSTD_LOGIC;co,so:OUTSTD_LOGIC);ENDCOMPONENT;COMPONENTor2a23PORT(a,b:INSTD_LOGIC;c:OUTSTD_LOGIC);ENDCOMPONENT;SIGNALd,e,f:STD_LOGIC;BEGINu1:h_adderPORTMAP(a=>ain,

8、b=>bin,co=>d,so=>e);u2:h_adderPORTMAP(a=>e,b=>cin,co=>f,so=>sum);u3:or2aPORTMAP(a=>d,b=>f,c=>cout);ENDARCHITECTUREfd1;二选一多路选择器仿真结果:实验三含异步清0和同步时钟使能的4位加法计数器(4课时)

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。