eda设计报告 王蕾

《eda设计报告 王蕾》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、设计报告课程名称在系统编程技术任课教师ZCJ设计题目数字钟班级通信（2）班姓名WL学号33333日期2011.6.1014目录一、前言1二、题目分析21、题目分析22、设计思路23、设计要求24、总体方框图35、技术指标及功能设计3三、选择方案4四、功能模块41、框架结构42、系统设计详述4（1）输入端口：4（2）输出端口：54、各模块功能分析5（1）原理图结构（顶层文件）5（2）Second模块6（3）minute模块6（4）hour模块6（5）Alert模块75、各模块仿真及分析7（1）Second模块7（2）minute模块8（3）hour模块8（4）alert模块9五、下载测试

2、及分析9六、结论9七、课程总结9八、课程总结10九、附录（源程序）1014一、前言数字钟学习的目的是掌握各类计数器及它们相连的设计方法；掌握多个数码管显示的原理与方法；掌握FPGA技术的层次化设计方法；掌握用VHDL语言的设计思想以及整个数字系统的设计。此数字钟具有时、分、秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。尽管现在市面上有很多LED数字钟专用的集成电路提供，价格也很便宜。但对于电子爱好者来说，特别是我们这些学通信专业的，自制一个多功能LED数字钟，把自己学得知识能运用于实践，感到全心的欣慰。也是学习电子技术的一种方法。这里介绍一个用普通

3、数字电路搭成的LED数字钟。她除了有一般数字钟分、时显示之外，还含秒显示。电路比较简单，适合仿制。该多功能数字钟还具有整点报时功能，计时准确度高。整体电路由振荡器、分频器、计数器、译码器、显示器等几部分组成。二、题目分析1、题目分析数字钟是一种用数字电路技术实现时、分、秒计时的装置，传统数字钟的设计过程要经过设计方案提出、方案验证和修改3个阶段。一般采用搭接实验电路的方法进行，往往需要实验和修改的反复过程，直到设计出正确的结论为止，例如参考文献中的多功能数字钟的电路设计。而利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从

4、电路设计、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动处理完成。2、设计思路基于VHDL语言，用自顶向下的思想进行设计。3、设计要求（1）基于VHDL语言描述系统的功能。（2）具有时、分、秒计数显示功能，以24小时循环计时。（3）时钟计数显示时有LED灯的花样显示。（4）具有调节小时、分钟、秒及清零的功能。（5）具有整点报时功能。（6）能在Quartus2中编译通过并能实现硬件仿真。144、总体方框图数字时钟控制单元时调整分调整使能端信号CLK信号时显示分显示秒显示24进制60进制60进制LED显示整点报时花样显示5、技术指标及功能设计（1）时钟计数：完成时、分、秒的正

5、确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。（2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。（3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。（4）蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报警声音。（5）LED灯在时钟显示时有花样显示信

6、号产生。即根据进位情况，LED不停的闪烁，从而产生“花样”信号。根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟均是采用6进制和10进制的组合。14三、选择方案1、方案一：用CN6无进位六进制计数器选择数码管的亮灭以及对应的数，循环扫描显示，用SEL61六选一选择器选择给定的信号输出对应的数送到七段码译码器。K4模块进行复位，设置小时和分，输出整点报时信号和时，分，秒信号。2、方案二：采用自

7、顶向下的设计方法，它由秒计数模块，分计数模块，小时计数模块，报警模块，花样电路显示模块。本设计采用方案二。四、功能模块1、框架结构数字计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。这些都是数字电路中应用最广的电路，其组成框图如图1所示。2、系统设计详述本实验采用自顶向下的设计模式，共分五个模块。顶层模块用原理图实现，下面各模块用VHDL语言实现。整个系统的构成如下所示，（1）输入端口：clk1—用于送数及六选一选择器和整点报警