第3章 VHDL入门答辩ppt课件.ppt

《第3章 VHDL入门答辩ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术与VHDL第3章VHDL入门3.1简单组合电路的VHDL描述3.1.1多路选择器的VHDL描述图3-1mux21a实体图3-2mux21a结构体3.1简单组合电路的VHDL描述3.1.1多路选择器的VHDL描述【例3-1】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;--WHENELSE,并行条件语句ENDARCHITECTUREone;3.1简单组合电路的VHDL描述3.1.1

2、多路选择器的VHDL描述【例3-2】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;3.1简单组合电路的VHDL描述3.1.1多路选择器的VHDL描述【例3-3】ENTITYmux21aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREon

3、eOFmux21aISBEGINPROCESS(a,b,s)BEGINIFs='0'THENy<=a;ELSEy<=b;--IFTHENELSE顺序条件语句，必须放在进程中使用ENDIF;ENDPROCESS;ENDARCHITECTUREone;3.1简单组合电路的VHDL描述3.1.1多路选择器的VHDL描述图3-3mux21a功能时序波形3.1简单组合电路的VHDL描述1.实体表达ENTITYe_nameISPORT(p_name1:port_modedata_type;...p_namei:port_modedata_type);ENDENTITYe_na

4、me;3.1简单组合电路的VHDL描述2.实体名3.端口语句和端口信号名4.端口模式“IN”、“OUT”、“INOUT”、“BUFFER”5.数据类型BIT、BIT_VECTOR、STD_LOGIC、STD_LOGIC_VECTOR3.1简单组合电路的VHDL描述6.结构体表达ARCHITECTUREarch_nameOFe_nameIS[说明语句]BEGIN(功能描述语句)ENDARCHITECTUREarch_name；3.1简单组合电路的VHDL描述7.赋值符号和数据比较符号IFaTHEN...--注意，a的数据类型必须是booleanIF(s1='0')A

5、ND(s2='1')OR(c

6、的语句必须放在进程语句PROCESS中执行，通常要求进程的输入信号放在敏感信号列表中“.vhd”mux21a.vhd3.1.13-8译码器例3-4libraryieee;useieee.std_logic_1164.all;--库函数声名entitydecoder3_8isport(a,b,c,g1,g2a,g2b:instd_logic;y:outstd_logic_vector(7downto0));end;--实体即输入输出端口定义architecturertlofdecoder3_8is--结构体描述signaldz:std_logic_vector(2d

7、ownto0);begindz<=c&b&a;--&并置符，不是逻辑运算符process(dz,g1,g2a,g2b)beginif(g1='1'andg2a='0'andg2b='0')thencasedziswhen"000"=>y<="11111110";when"001"=>y<="11111101";when"010"=>y<="11111011";when"011"=>y<="11110111";when"100"=>y<="11101111";when"101"=>y<="11011111";when"110"=>y<="10111111";when

8、"111"