数字逻辑设计及应用教学英文课件:Lec03.ppt

数字逻辑设计及应用教学英文课件:Lec03.ppt

ID:57599851

大小:1.64 MB

页数:39页

时间:2020-08-28

数字逻辑设计及应用教学英文课件:Lec03.ppt_第1页
数字逻辑设计及应用教学英文课件:Lec03.ppt_第2页
数字逻辑设计及应用教学英文课件:Lec03.ppt_第3页
数字逻辑设计及应用教学英文课件:Lec03.ppt_第4页
数字逻辑设计及应用教学英文课件:Lec03.ppt_第5页
资源描述:

《数字逻辑设计及应用教学英文课件:Lec03.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1DigitalLogicDesignandApplication ChenYan Lecture#3CMOSElectricalBehaviorUESTC,Spring20112LastLecturePositiveLogicandNegativeLogicCMOSLogic3LastLectureNAND,NOR,AOI,OAI2ntransistorsforn-inputgateNotice:theadditive“on”resistanceoftransistorsPMOS网络NMOS网络OutI1InI1In……LastLectureTransmis

2、sionGatesTri-StategatesDrainopengatesSchmitt-triggerinput453.4ElectricalBehaviorofCMOSCircuitsDigitalanalysisworksonlyifcircuitsareoperatedinspec:PowersupplyvoltageTemperatureInput-signalqualityOutputloadingMustdosome“analog”analysistoprovethatcircuitsareoperatedinspec.Fan-inspecsFa

3、n-outspecsTiminganalysis(setupandholdtimes)63.4ElectricalBehaviorofCMOSCircuitsOverviewLogicVoltageLevelsDCNoiseMarginsFan-OutSpeedPowerConsumptionNoiseElectrostaticDischarge(静电放电)Open-DrainOutputsThreeStateOutputsnotlogical73.4ElectronicBehaviorofCMOSCircuitsANANDGateDataSheetsandS

4、pecifications(P99Table3-3)83.5CMOSSteady-StateElectricalBehavior3.5.1LogicLevelsandNoiseMarginsVDD=+5.0VVOUTVINTpTn01019103.5CMOSSteady-StateElectricalBehavior3.5.1LogicLevelsSpecificationsHIGHABNOMALLOWVOLmaxVOHminTheinputvoltagesaredeterminedmainlybyswitchingthresholdsofthetransis

5、tors,whiletheoutputvoltagesaredeterminedmainlybythe“on”resistanceofthetransistors.VILmaxVIHminVCC−0.1VGND+0.1V70%VCC30%VCCPower-supplyrails:VCCandGND113.5.1DCNoiseMargin30%VCC−0.1VHIGHABNOMALLOWVOLmaxVILmaxVIHminVOHminHigh-stateDCnoisemarginLow-stateDCnoisemargin3.5CMOSSteady-StateE

6、lectricalBehavior3.5.2CircuitBehaviorwithResistiveLoadsResistiveLoadsdiscreteresistorTTLandothernon-CMOSloadCurrentconsumptiondevice12whichrequirenontrivialamountsofcurrenttooperateCMOSdevicehasveryhighinputimpedance,itbehavesasideallogicdevice.3.5.2CircuitBehaviorwithResistiveLoads

7、13WhentheoutputofCMOScircuitisconnectedtoaresistiveload,theoutputbehaviorisnotasidealaswedescribedpreviously.Theonresistor(non-zero)willleadtoanon-zerovoltagedropwhichwillcausetheL-outputvoltagegreaterthanVOLMaxortheH-outputvoltagelowerthanVOHMin.UseresistivemodeltoanalysistheCMOSci

8、rcuitbehaviorwithre

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。