微机原理 第5章 处理器总线时序和系统总线.ppt

《微机原理 第5章 处理器总线时序和系统总线.ppt》由会员上传分享，免费在线阅读，更多相关内容在PPT专区-天天文库。

1、第5章处理器总线时序和系统总线1在前三章中，我们面向指令系统和汇编语言程序设计，介绍了8086CPU的内部结构。在这一章中，我们将面向系统组成，介绍8086的外部特性和它的总线时序。2教学重点①8086CPU的引脚功能②8086的典型时序知识点5.18086的引脚功能5.28086处理器时序5.3系统总线5.18086的引脚功能微处理器是微机系统中的核心部件，其外部特性表现在它的引脚信号上，并通过引脚的连接发挥作用。在学习芯片的引脚信号时，请关注以下几个方面：信号的功能－－即信号所起的作用。引脚信

2、号的名称通常用英文单词或英文缩写来表示，它大致反映了该引脚的功能和特征，是我们记忆的基础。信号的流向－－即信号是从芯片流向外部（输出），还是从外部流向芯片（输入），抑或是双向。有效方式－－信号发挥作用时的特征。电平有效、边沿有效三态能力－－高电平、低电平和高阻5.1.18086CPU的两种组态当把8086CPU与存储器和外设连成一个计算机系统时，根据所连的存储器和外设的规模，8086可以有两种不同的组态：最小组态和最大组态。最小组态所谓最小组态，就是系统中只有一个8088/8086微处理器，在这种

3、情况下，所有的总线控制信号，都是直接由CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。最大组态最大组态是相对于最小组态而言的，最大组态用在中、大规模的微机应用系统中，在最大组态下，系统中可以只有一个微处理器，也可以有两个或两个以上的微处理器，其中一个为主处理器，即8086/8088CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作的。系统的控制信号由8288总线控制器给出。目前常用的是最大组态！8086微处理器是一个双列直插式、40个引脚的器件。80

4、86的引脚图8086在两种组态下,8086引脚中的脚24~脚31有不同的名称和意义。括号中为最大组态时的名称。第33引脚MN/MX（Minimum/MaximumModeControl）接地，则处在最大组态，接到+5V电源，则处在最小组态，最大组态下24--31引脚的含义①S2、S1、S0（BusCycleStatus）总线周期状态信号（输出，三态）在最大组态下，系统中的总线控制器8288就是利用这些状态信号来产生对存储器和I/O接口的控制信号的。（表5-1）8288总线控制器的连接8282S2S

5、1S0性能000中断响应001读I/O口010写I/O口011暂存100取指令101读存储器110写存储器111无源状态表5－1最大组态下的总线周期这里对无源状态作一说明：从表5－1中可以看出，每一种S2S1S0的组合都对应一个具体的总线操作，除S2S1S0=111外，其余都称为有源状态。也就是说，在有源状态中，至少有一个信号为0，当为S2S1S0=111时，也就是一个总线操作即将结束，另一个总线周期还未开始时，称为无源状态，很显然，这时S2S1S0中任一信号的改变，都意味着一个新的总线周期的开始

6、。无源状态ALE（AddressLatchEnable）地址锁存允许信号（输出）高电平有效。这是8288总线控制器提供给地址锁存器8282/8283的控制信号，把当前地址/数据复用总线、地址/状态复用总线上输出的地址信息，锁存到地址锁存器8282/8283中去。8288主要控制总线的含义8282锁存器8288主要控制总线的含义（续）DT/R=1:数据由CPU经总线收发器8286/8287输出（发送）DT/R=0:数据经总线收发器8286/8287输入CPU（接收）DT/R（DataTransmit

7、/Receive）数据发送/接收控制信号（输出）在最大组态时，为了增加数据总线的驱动能力，采用发送/接收接口芯片8286/8287。DEN（DataEnable）数据允许信号（输出）高电平有效。作为发送/接收接口片子8286/8287的输出允许信号。8288主要控制总线的含义（续）AD0AD7AD1...A0A1A7..B0B1B7..82868086DENOE数据总线输入线输出线DT/RT一片8286与8086及8288的连接82888288主要控制总线的含义（续）MRDC（MemoyReadC

8、ommand）:存储器读命令MWTC（MemoyWriteCommand）:存储器写命令IORC（I/OReadCommand）:I/O读命令IOWC（I/OWriteCommand）:I/O写命令这4个信号全是低电平有效的输出信号。②RQ/GT0，RQ/GT1（Request/Grant）总线请求信号输入/总线请求允许信号输出（输入/输出）供CPU以外的2个处理器用来发出使用总线的请求信号和接收CPU对总线请求回答信号。RQ/GT0比RQ/GT1的优先级高。最大组态下24--31