(VHDL实验报告)一位半加器,全加器的设计.ppt

(VHDL实验报告)一位半加器,全加器的设计.ppt

ID:56266009

大小:2.50 MB

页数:18页

时间:2020-06-04

(VHDL实验报告)一位半加器,全加器的设计.ppt_第1页
(VHDL实验报告)一位半加器,全加器的设计.ppt_第2页
(VHDL实验报告)一位半加器,全加器的设计.ppt_第3页
(VHDL实验报告)一位半加器,全加器的设计.ppt_第4页
(VHDL实验报告)一位半加器,全加器的设计.ppt_第5页
资源描述:

《(VHDL实验报告)一位半加器,全加器的设计.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、数字电路EDA设计与应用一位半加器,全加器设计二、实验目的1、掌握一位二进制半加器与全加器的原理。2、进一步熟悉QUARTUSII软件的使用方法和VHDL输入。3、掌握元件例化语句的使用。4、学习从设计文件到模块符号的创建过程。三、实验原理(1)半加器两输入,两输出。其电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。其真值如下图所示(S为和输出,C为进位输出):三、实验原理(2)全加器三输入,两输出。其电路是在半加器的基础上加了个进位输入的加法。其真

2、值表如下图所示:三、实验原理(3)由数字电路知识可知,一位全加器可由两个一位半加器与一个或门构成,其原理图如下图所示。故可采用元件例化语句来实现一位全加器。四、实验内容在本实验中,征对半加器时,用两个拨动开关来表示半加器的两个输入(A、B),用两个LED来表示半加器的两个输出(S、C)。对于全加器时,其设计利用层次结构描述法,首先设计半加器电路,将其打包为半加器模块;然后在顶层调用半加器模块组成全加器电路;最后将全加器电路编译下载到实验箱,其中用三个拨动开关来表示全加器的三个输入(Ai、Bi、Ci-1),用两个LED

3、来表示全加器的两个输出(Si、Ci)。实验箱上拨动开关档位在下方时表示其输出为低电平,反之输出市电平;当FPGA与其对应的端口为高电平时LED就会发光,反之LED灯灭。其拨动开关与FPGA管脚的连接表以及LED灯与FPGA管脚连接表如下两图所示:五、实验步骤1、建立工程文件1)运行QUARTUSII软件。2)选择软件中的菜单File>NewProjectWizard,新建一个工程。3)点击NEXT进入工作目录,设定工程名和实体名。4)点击NEXT,进入下一设定对话框,(本次实验选用CycloneII系列芯片EP2C3

4、5F672C8),在对话框的左上方的Family下拉菜单中选取CycloneII,在中间右边的Pincount下拉菜单中选取672,在Speedgrade下拉菜单中选取8,在左下方的Availabledevices框中选取EP2C35F672C8。点击NEXT完成器件的选取,进入EDATOOL设定界面。5)按默认选项,点击NEXT出现新建工程以前所有的设定信息,再点击FINISH完成新建工程的建立。(一)半加器的设计五、实验步骤2、建立文本设计文件1)选择File--New--DeviceDesignFiles--V

5、HDLFile,点击OK按钮,打开进入文本编辑器对话框。2)在文本编辑器中输入对应VHDL程序代码,如下图所示:3)对文本文件进行编译。选择processing--compilertool--start或直接点快捷栏上的三角形则会出现编译器窗口。需要说明的是在进行设计文件的综合和分析,也可以单独打开某个分析综合过程不必进行全编译界面。当完成上述窗口的设定后,点击START按钮进行设计文件的全编译。如果文件有错,在软件的下方则会提示错误的原因和位置,以便于使用者进行修改直到设计文件无错。整个编译完成,软件会提示编译成功

6、。(一)半加器的设计五、实验步骤3、管脚分配1)点击Assignments菜单下面的AssignmentEditor,进入到引脚分配窗口。将弹出的窗口中的All改成pin,再点击List,在NodesFound窗口会出现所有信号的名称,点击中间的按钮则SelectedNodes窗口下方出现被选择的端口名称。双击OK按钮,完成设置。进入管脚分配窗口。如下图所示:2)依照“硬件与FPGA的管脚连接表”分配对应的输入管脚名,依照“LED灯与FPGA管脚连接表”分配对应的输出管脚名。本次实验的分配关系是:(输入端a、b分别对

7、应的FPGA管脚名为H8、J8,输出端c、s分别对应的FPGA管脚名为G13、G15),如下图所示:3)分配完管脚后,再次进行一次全编译,使分配的管脚有效。(一)半加器的设计五、实验步骤4、对设计文件进行仿真1)选择File--New,在弹出的对话框中选择VectorWaveformFile,点击OK按钮,打开进入一个空的波形编辑器窗口。2)设置仿真结束时间,波形编辑器默认的仿真结束时间为1µS,根据仿真需要,可以自由设置仿真的结束时间(本次设置的为1ms)。选择QUARTUSII软件的Edit--EndTime命令

8、,弹出线路束时间对话框,在Time框办输入仿真结束时间,点击OK按钮完成设置。如下图所示:3)加入输入、输出端口,在波形编辑器窗口左边的端口名列表区点击鼠标右键,在弹出的右键菜单中选择InsertNodeorBus…命令,在弹出的InsertNodeorBus对话框界面中点击NodeFinder…按钮。在出现的NodeFinder界面中的Fil

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。