verilog_hdl教程_硬件描述语言_课件_ppt

verilog_hdl教程_硬件描述语言_课件_ppt

ID:5511141

大小:4.04 MB

页数:187页

时间:2017-11-16

verilog_hdl教程_硬件描述语言_课件_ppt_第1页
verilog_hdl教程_硬件描述语言_课件_ppt_第2页
verilog_hdl教程_硬件描述语言_课件_ppt_第3页
verilog_hdl教程_硬件描述语言_课件_ppt_第4页
verilog_hdl教程_硬件描述语言_课件_ppt_第5页
资源描述:

《verilog_hdl教程_硬件描述语言_课件_ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、硬件描述语言及通信系统设计相关安排8个学时理论(40分)+24学时设计(60分)内容:1VerilogHDL4学时(20分)2VHDL4学时(20分)3设计24学时4个课题(每个15分)1引言嵌入式?顾名思义,嵌入式系统指的是嵌入到系统内部的计算机系统,是面向特定应用设计的专用计算机系统。   早期的嵌入式系统一般是以通用处理器或单片机为核心,在外围电路中加入存储器、功率驱动器、通信接口、显示接口、人机输入接口等外围接口,再加上应用软件,有些还加上了嵌入式操作系统,从而构成完整的系统。   随着微电子技术的进步,SoC已经在很多应用中取代了传统的以单片机为中心的架构,将很多外设和

2、存储器集成在一个芯片中,使系统的功耗和体积越来越小,而功能却越来越强。引言FPGA在嵌入式系统中的应用前景现在的MCU和DSP的功能已经非常强了,但处理能力毕竟还是有限的,厂商在推出一款器件的时候,其性能就已经固定了。当某一款产品的性能无法满足要求时,就必须选用新的处理器,常常意味着重新进行PCB的设计,重新进行各项软硬件的验证测试,所导致的工程资源的浪费是非常惊人的。FPGA是通过逻辑组合来实现各种功能的器件,几乎可以进行任何类型的处理;对于常用的数字信号处理,有些FPGA专门还提供了DSP模块来实现加速;FPGA的并行处理架构非常适合图像处理、数字信号处理等运算密集的应用;用

3、某款芯片无法满足要求时,还可以通过使用同样封装且容量更大的FPGA芯片来提供更高的处理能力,这样就可以保持管脚的兼容性,从而无须对PCB板进行修改;FPGA的可编程性使设计工程师可以随时对设计进行修改,即使在产品部署后也能对设计错误进行更正;FPGA不但可以完成MCU和DSP的各种功能,还可以根据需要生成新的功能,或者调配各项功能之间的资源配比,使同一个硬件电路设计可以满足不同的应用需求;FPGA还可以利用现成的处理器内核,直接生成软处理器,并在其上运行操作系统。由于FPGA是通过逻辑组合来实现功能的,所以其功耗和成本一般高于MCU和DSP。在几年前,FPGA给人的印象一直是高高

4、在上的价格,除了通信、航天、军工、工业等少数行业,FPGA更多地是在扮演原型验证开发的角色,在消费类电子等更广大的市场中迟迟未打开局面。随着Xilinx和Altera竞相采用新的制造工艺,其单位门电路的价格下降得比ASIC还要快,价格在很多应用中已不再是障碍了。特别是在一些需要特定功能的应用中,设计师在市场上找不到可以满足要求的器件,他们就必须自己开发ASIC芯片,或者用FPGA进行设计。但开发ASIC的成本和风险在不断提高,甚至超过了未来的收益,用FPGA就成了一个非常实际的选择。VHDL还是VerilogHDL硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用

5、这种语言,数字电路系统的设计可以从上层到下层(从抽象到具体)逐层描述自己的设计思想,用一系列分层次的模块来表示极其复杂的数字系统。然后,利用电子设计自动化(EDA)工具,逐层进行仿真验证,再把其中需要变为实际电路的模块组合,经过自动综合工具转换到门级电路网表。接下去,再用专用集成电路ASIC或现场可编程门阵列FPGA自动布局布线工具,把网表转换为要实现的具体电路布线结构。目前,这种高层次(high-level-design)的方法已被广泛采用。据统计,目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计。20世纪80年代后期,VHDL和VerilogHDL语言

6、适应了这种趋势的要求,先后成为IEEE标准。现在,随着系统级FPGA以及系统芯片的出现,软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。硬件描述语言为适应新的情况,迅速发展,出现了很多新的硬件描述语言,像Superlog、SystemC、CynlibC++等等。如何选择:对于特大型的系统级数字电路设计,VHDL是较为合适的。对于一个系统芯片设计项目,可以采用的方案有多种:最传统的办法是,在系统级采用VHDL,在软件级采用C语言,在实现级采用Verilog。目前,VHDL与Verilog的互操作性已经逐步走向标准化,但软件与硬件的协

7、调设计还是一个很具挑战性的工作,因为软件越来越成为SOC设计的关键。该方案的特点是:风险小,集成难度大,与原有方法完全兼容,有现成的开发工具;但工具集成由开发者自行负责完成。108循环语句9结构说明语句10编译预处理语句11语句的顺序执行与并行执行12不同抽象级别的VerilogHDL模型13设计技巧1引言2VerilogHDL基本结构3数据类型及常量、变量4运算符及表达式5语句6赋值语句和块语句7条件语句硬件描述语言VerilogHDL111引言一、什么是VerilogHDL二

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。