硬件描述语言verilog_HDL基础.ppt

硬件描述语言verilog_HDL基础.ppt

ID:50848870

大小:8.83 MB

页数:302页

时间:2020-03-14

硬件描述语言verilog_HDL基础.ppt_第1页
硬件描述语言verilog_HDL基础.ppt_第2页
硬件描述语言verilog_HDL基础.ppt_第3页
硬件描述语言verilog_HDL基础.ppt_第4页
硬件描述语言verilog_HDL基础.ppt_第5页
资源描述:

《硬件描述语言verilog_HDL基础.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、VerilogHDL基础第一部分初级篇第一讲Verilog的基本概念2021/7/222硬件描述语言HDL(HardwareDescriptionLanguage)是硬件设计人员和电子设计自动化(EDA)工具之间的接口,其主要目的是用来编写设计文件,建立电子系统行为级的仿真模型。1.1硬件描述语言HDL2021/7/2231.1硬件描述语言HDL硬件描述语言利用计算机的巨大能力对用HDL建模的复杂数字逻辑进行仿真,然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表(Netlist),根据网表和某种工艺的器件自动生

2、成具体电路然后生成该工艺条件下这种具体电路的延时模型。仿真验证无误后用于制造ASIC芯片或写入CPLD和FPGA器件中。2021/7/224什么是硬件描述语言具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言这种特殊结构能够:描述电路的连接描述电路的功能在不同抽象级上描述电路描述电路的时序表达具有并行性HDL主要有两种:Verilog和VHDLVerilog起源于C语言,因此非常类似于C语言,容易掌握VHDL格式严谨VHDL出现较晚,但标准化早。IEEE1706-1985标准。2021/7/225为什么要使用硬件描

3、述语言电路的逻辑功能容易理解;便于计算机对逻辑进行分析处理;把逻辑设计与具体电路的实现分成两个独立的阶段来操作;逻辑设计与实现的工艺无关;逻辑设计的资源积累可以重复利用;可以由多人共同更好更快地设计非常复杂的逻辑电路(几十万门以上的逻辑系统)。2021/7/2261.2VerilogHDL的历史1.2.1什么是VerilogHDLVerilogHDL是硬件描述语言的一种,用于数字电子系统设计。设计者可用它进行各种级别的逻辑设计,可用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言。2021

4、/7/2271.2VerilogHDL的历史1.2.2VerilogHDL的产生及发展VerilogHDL是在1983年由GDA(GateWayDesignAutomation)公司的PhilMoorby所创。PhiMoorby后来成为Verilog-XL的主要设计者和Cadence公司的第一个合伙人。在1984~1985年间,Moorby设计出了第一个Verilog-XL的仿真器。1986年,Moorby提出了用于快速门级仿真的XL算法。1990年,Cadence公司收购了GDA公司1991年,Cadence公司公开发表Ve

5、rilog语言,成立了OVI(OpenVerilogInternational)组织来负责VerilogHDL语言的发展。1995年制定了VerilogHDL的IEEE标准,即IEEE1364。2021/7/2281.2VerilogHDL的历史2021/7/229VHDL-比VerilogHDL早几年成为IEEE标准;-语法/结构比较严格,因而编写出的模块风格比较清晰;-比较适合由较多的设计人员合作完成的特大型项目(一百万门以上)。1.3VerilogHDL和VHDL的比较2021/7/2210VerilogHDL-较多的第

6、三方工具的支持-语法结构比VHDL简单-学习起来比VHDL容易-仿真工具比较好使-测试激励模块容易编写1.3VerilogHDL和VHDL的比较2021/7/22111.3VerilogHDL和VHDL的比较2021/7/22121.4Verilog目前的应用情况和适用的设计Verilog的主要应用包括:ASIC和FPGA工程师编写可综合的RTL代码高抽象级系统仿真进行系统结构开发测试工程师用于编写各种层次的测试程序用于ASIC和FPGA单元或更高层次的模块的模型开发2021/7/22131.4Verilog目前的应用情况和适

7、用的设计Verilog较为适合系统级(System)、算法级(Alogrithem)、寄存器传输级(RTL)、逻辑(Logic)、门级(Gate)和电路开关级(Switch)的设计,而对于特大型(千万门级以上)的系统级(System)设计,则VHDL更为合适。2021/7/22141.5采用VerilogHDL设计复杂数字电路的优点1.5.1传统设计方法——电路原理图输入法采用电路原理图输入法进行设计,周期长、需要专门的设计工具、需手工布线等。这种低水平的设计方法大大延长了设计周期。2021/7/2215采用Verilog输入

8、法,可以很容易地把完成的设计移植到不同厂家的不同芯片中去,并在不同规模应用时可以较容易地作修改。采用Verilog输入法最大的优点是其与工艺无关性。实际上这是利用了计算机的巨大能力并在EDA工具帮助下,把逻辑验证与具体工艺库匹配、布线即时延计算分成不同的阶段来实现,从而减轻了

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。