时序逻辑电路的分析和设计2

《时序逻辑电路的分析和设计2》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第六章时序逻辑电路的分析和设计§6.1时序逻辑电路基本概念一.时序逻辑电路的基本结构及特点：时序逻辑电路概念：在任一时刻的输出信号不仅与当时的输入信号有关，而且还与电路的原来状态有关，因此，时序逻辑电路中必须包含有存储电路。时序电路的基本结构框图：X（X1,…Xi）：时序逻辑电路的输入信号；Q（Q1,…Qr）：存储电路的输出信号；Y（Y1,…Yr）：存储电路的输入信号；Z（Z1,…Zi）：时序逻辑电路的输出信号信号之间的逻辑关系：2.时序逻辑电路基本特点：①时序逻辑电路由组合逻辑电路和存储电路组成②时序逻辑电路中存在反馈，电路的工作状态与时间

2、因素相关，即时序电路的输出由电路的输入和电路的原态共同决定。二.时序逻辑电路的分类及特点：同步时序电路：所有触发器共用一个时钟脉，触发器的状态变化与时钟同步；异步时序电路：没有统一的时钟脉冲，一些触发器与时钟同步，一些不同步。各自的特点：同步时序电路的速度高于异步时序电路，但电路结构复杂。三.时序逻辑电路功能的描述方法1．逻辑方程式：输出方程、驱动方程、状态方程。2．状态表：反映时序逻辑电路的输出Z、次态Qn+1和电路输入X、现态Qn间对应取值关系的表格。3．状态图：反映时序逻辑电路转换规律及相应输入、输出取值关系的图形。4．时序图：时序电路

3、的波形图，它直观地描述时序电路地输入信号、时钟信号、输出信号及电路的状态转换等在时间上的对应关系。§6.2时序逻辑电路的分析方法一.时序逻辑电路分析的一般步骤1.根据电路写下列逻辑方程：⑴时钟方程；（同步可不写）⑵输出方程；⑶驱动方程。2.将驱动方程带入相应触发器的特征方程，求的各触发器的次态方程，即时序电路的状态方程。3.根据状态方程和输出方程，列出该时序电路的状态表，画出状态图和时序图。4.用文字描述给定时序逻辑电路的逻辑功能。上述步骤不是必须执行的固定程序，实际应用中可根据具体情况加以取舍。二.同步时序电路的分析举例例1：分析如图所示时

4、序电路。解：⑴写出各逻辑方程式(同步时序电路，各触发器CP信号的逻辑表达式可不写)①输出方程：②驱动方程：⑵将驱动方程代入相应JK触发器的特征方程，求得各触发器得次态方程：⑶列状态表、画状态图和时序图①列状态表：先填入电路现态Qn(本例为)的所有组合状态以及输入信号X的所有组合状态，然后根据输出方程及状态方程，逐行填入当前输出Z的相应值，以及次态Qn＋1本例为()的相应值。、、状态表如下状态图:XZ1n0Q1n1Q++n0Qn1Q011110010001/010/011/000/111/000/001/010/1说明：若X=0：a．当现态时，

5、则当前输出Z＝0，在一个CP脉冲作用后，电路转向次态b．当，则Z＝0，在CP作用后，c．当，则Z＝0，在CP作用后，d．当，则Z＝1，在CP作用后，若X=1，电路状态转换的方向与X=0相反。③设电路的初始状态为，根据状态表和状态图，画时序图。⑷逻辑功能分析：电路为一个可控计数器。当X=0时，进行加法计数，在CP的作用下，Q1Q0的数值从00→11递增，每经过4个时钟脉冲后，电路的状态循环一次。同时在Z端输出一个进位脉冲，故Z为进位信号。当X＝1时，进行减1计数，Z为借位信号。2.异步时序逻辑电路的分析举例在异步时序逻辑电路中，由于没有统一的时

6、钟脉冲，分析时必须注意，触发器只有在加到器CP端上的信号有效时，才有可能改变状态。否则，触发器将保持原有状态。因此，在考虑各触发器状态转换时，必须同时考虑驱动信号和CP端情况，即根据各触发器时钟CP的逻辑表达式及触发方式，确定各CP端是否有触发信号作用，有触发器信号作用，触发器状态改变，否则触发器保持原态。例1：分析下图逻辑电路。解：电路中，FF1的时钟CP1未与时钟源CP相连，属异步时序电路。⑴写各逻辑方程式：①各触发器的时钟信号逻辑方程：FF0：CP0＝CP，上升沿触发；FF1：CP1＝Q0，仅当Q0由0→1时，Q1状态才可能改变，否则Q

7、1状态保持。②输出方程：。③驱动方程：⑵各驱动器的次态方程：（CP由0→1时此式有效）（Q0由0→1时此式有效）⑶列状态表、画状态图和时序图①状态表：（方法同同步时序电路，但应注意各触发器CP端的情况，即是否有上升沿作用。因此，可在状态表中分别列出各触发器CP的状况，无上升沿作用时CP用0表示）CP0CP10011/001000/01001/011010/1②状态图：③时序图：⑷逻辑功能分析由状态图和时序图知，电路是一个异步四进制减法计数器，Z是借位信号。也可以把该电路看作一个序列信号发生器。输出序列脉冲信号Z的重复周期为4TCP，脉宽为1T

8、CP。§6.3同步时序逻辑电路的设计方法时序电路设计：根据给定的逻辑功能要求，选择适当的逻辑器件，设计出符合要求的时序电路，是时序电路分析的逆过程，又称为时序电路综