[指导]数电实验报告-时序逻辑电路

[指导]数电实验报告-时序逻辑电路

ID:41864310

大小:535.94 KB

页数:7页

时间:2019-09-03

[指导]数电实验报告-时序逻辑电路_第1页
[指导]数电实验报告-时序逻辑电路_第2页
[指导]数电实验报告-时序逻辑电路_第3页
[指导]数电实验报告-时序逻辑电路_第4页
[指导]数电实验报告-时序逻辑电路_第5页
资源描述:

《[指导]数电实验报告-时序逻辑电路》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、沖尢必象实验报告专业:姓名:学号:日期:201().5.26地点:东三306B-1课程名称:数字电了技术基础实验实验名称:时序逻辑电路实验一、实验目的和要求(必填)三、主要仪器设备(必填)五、实验数据记录和处理七、讨论、心得二、实验内容和原理(必填)四、操作方法和实验步骤六、实验结果与分析(必填)一、实验目的和要求1.加深理解时序电路的工作原理。2.掌握同步时序逻辑电路的设计与调试方法。3.了解集成时序逻辑电路的应用。4.提高分析实验中出现的问题的能力,学习自启动电路的设计方法。二、主要仪器与设备实验选川集成电路芯片:74LS00(与非门)、74LS55(与或非门)、74LS74(双D触发器)

2、、74LS107(双J—K触发器),74LS161屮规模集成计数器,GOS-6051型示波器,导线,SDZ-2实验箱。三、实验内容和原理、数据记录1.用74LS107型J-K触发器和74LSI1三输入与非门设计一个8421BCD码的同步十进制加法计数器并进行实验。实验原理:手写实验结果:1()进制计数器可以正常工作。1.用74LS74双D触发器二片和74LS55或非门三片设计一个三相脉冲分配电路并进行实验。要求:用环形计数器來构成一个可逆三相脉冲分配电路。电路的三个输出分别用A、B、C表示,当可逆分配控制端X=“l”时,输出相序为:A=>AB=>B=>BC=>C=>AC=>A…当可逆分配控制端

3、x=“o”吋,输出相序为:AnACnC=>BC=>B=>AB=>A…实验原理:手写韵H.EdtYWwtUcr«CU^mJantTry^rrIooHBrpomQpdors"Mow叭03•门❻(ieoo-眉闽Q毬QQE1卫■有右囚・曲。〔一.<>♦-<♦t-"Bfi••□w•?・kXEUe]实验结果:当X=l时,川示波器观察的波形:QbQc仿真得到的波形图:1.用74LS161«

4、>规模集成计数器和74LS00型与非门,设计一个数字钟电路,分两步分别连接60进制和24进制计数器。实验原理:手写实验结果:数字钟电路口J以正常工作。1.用74LS161中规模集成计数器和74LS00型与非门,构成

5、一个十进制计数器。示波器观察观察CP、Q1、Q2、Q3、Q4的波形,并绘制其波形。实验原理:手写L■1vev4"囤Ofif■・•・a>QSB«V8・・iru••・・•—・■Cl实验波形:用示波器观察所得的波形:波形图:实验结果:10进制计数器可以正常工作。四、实验心得1使用示波器,在把电路的输岀接到示波器上吋,探头最好总接接到电路的输岀端,减少不必要的导线以减少干扰信号,并R把信号衰减io倍送入示波器,以增加输入阻抗。n观察波形时避免碰触导线,否则波形会晃动模糊。2实验中不用的使能管脚都要接上相应的电平,防止干扰。3在实际时序逻辑设计电路中,具有同步保持功能的芯片,最好设计成同步时序电路,设计

6、简单,信号干扰会减少。没有同步保持功能的芯片,则最好计成同步时序电路,因为cp脉冲作用时干扰信号可能会影响芯片输出状态。专业好文档精心整理欢迎下载

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。