数电实验-时序逻辑电路.docx

《数电实验-时序逻辑电路.docx》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、专业：姓名：学号：日期：地点：实验报告课程名称：数字电子技术实验指导老师：成绩：__________________实验名称：时序逻辑电路实验类型：设计型实验同组学生姓名：__________一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）四、操作方法和实验步骤五、实验数据记录和处理六、实验结果与分析（必填）七、讨论、心得一．实验目的和要求1.加深理解时序电路的工作原理。2.掌握同步时序逻辑电路的设计与调试方法。3.了解集成时序逻辑电路的应用。4.提高分析实验中出现的问题的能力，学习自启动电路的设计方法。装订线二．主要仪器设备实验选用集成电路芯片：74LS00

2、（与非门）、74LS11（与门）、74LS55（与或非门）、74LS74（双D触发器）、74LS107（双J-K触发器）、74LS161（二进制计数器）GOS-6051型示波器，导线，SDZ-2实验箱三.实验内容、实验原理（设计过程）、实验电路及实验结果1.时序逻辑电路的设计方法Ø分析题意，选定所需状态数和触发器个数；Ø根据题意，画出状态转换图；Ø进行状态化简合并等价状态；Ø状态分配也称状态编码；Ø列出初态到次态的状态转换以及实现状态转换对个触发器输入端的要求；Ø求出各触发器激励端和电路输出的逻辑函数表达式；Ø根据表达式画出完整的电路图Ø检验电路能否自启动。1．同步十进制加法计数器（1）

3、实验内容用74LS107型J-K触发器和74LS11三输入与非门设计一个8421BCD码的同步十进制加法计数器并进行实验。（2）设计过程十进制加法计数器的需要十个状态来完成，其状态图为：0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→0000列状态转换真值表：CP初态Qn次态Qn+1Qn→Qn+1进位BQ3Q2Q1Q0Q3Q2Q1Q0J3K3J2K2J1K1J0K00000000010X0X0X1X01000100100X0X1XX102001000110X0XX01X03001101000X1XX1X104010001010XX00X

4、1X05010101100XX01XX106011001110XX0X01X07011110001XX1X1X10810001001X00X0X1X0910010000X10X0XX11根据真值表，画出卡诺图，得出各J-K触发器的逻辑表达式：J3=Q2Q1Q0J2=K2=Q1Q0J1=!Q3Q0J0=K0=1K3=K1=Q0B=Q3Q0检查自启动：检查各无效态，有1011→0100，1010→1011，1100→1101→0100，1110→1111→0000，因此能自启动。（3）仿真实验电路图（4）实验结果电路实现十进制计数功能，且能够自启动，说明实验成功。2．三相脉冲分配电路（1）实

5、验内容用74LS74双D触发器二片和74LS55或非门三片设计一个三相脉冲分配电路并进行实验。要求：用环形计数器来构成一个可逆三相脉冲分配电路。电路的三个输出分别用A、B、C表示，当可逆分配控制端X=“1”时，输出相序为：P.3实验名称：时序逻辑电路姓名：学号：当可逆分配控制端X=“0”时，输出相序为：由于三相脉冲分配电路的输出，在任何时刻都不应出现同时为“1”或同时为“0”。请给三相脉冲分配电路设计一个自启动电路。（2）实验原理脉冲分配器的作用是产生多路序列脉冲I/O逻辑变量定义：驱动电机三相的3个信号为A，B，C1：线圈通电；0：线圈断电。（3）设计过程根据状态图列出真值表：XQnA

6、QnBQnCQn+1AQn+1BQn+1C010010101010010001011001101000101100110100110011011100101010011101100110011011101100根据真值表画卡诺图如下：状态方程如下得到各D触发器的逻辑表达式：步进电机的绕组在任何时刻都不应出现三相同时通电或同时断电的情况，即要求所设计的计数器能自启动。可借助异步复位端和置位端来实现。（4）仿真实验电路图：示波器显示QA与QB波形（5）实验结果接QA、QB、QC的指示灯以原理中的状态相继亮起，无三灯同时亮起的情况。示波器CH1与CH2分别接QA、QB，得到波形如下：示波器显示

7、波形如下（电机正转）CPQAQAQBQBQC符合原理，说明实验成功。3．数字钟（1）实验内容用74LS161中规模集成计数器和74LS00型与非门，设计一个数字钟电路，分两步分别连接60进制和24进制计数器。（2）实验原理74LS161计数器引脚图功能：可预置数，不用时A、B、C、D可悬空；用下降沿可直接清零，不用时接Vcc(+5V)；TPL端不用时可悬空也可接高电平；异步清零。（3）设计过程60进制加法计数器：由于74L161为异